《微型計算機原理與接口技術(shù)第3章》由會員分享，可在線閱讀，更多相關(guān)《微型計算機原理與接口技術(shù)第3章（46頁珍藏版）》請在裝配圖網(wǎng)上搜索。

1、微型計算機原理與接口技術(shù),第 3 章,存儲器及其組成設(shè)計,在現(xiàn)代計算機中,存儲器處于全機中心地位,3.1 概述,存儲器,運算器控制器,輸入,輸出,復(fù)習(xí)：存儲器各個概念之間的關(guān)系,單元地址,0000,0001,.,.,.,.,.,.,.,.,XXXX,存儲單元,存儲元,存儲體,1.存儲容量,（Memory Capacity）,存儲器由若干“存儲單元”組成，每一單元存放一個“字節(jié)”的信息,1字節(jié)（,Byte)即為8位二進制數(shù),2字節(jié)即為1個“字”(word),4字節(jié)即為1個“雙字”(Dword),1K,容量為,1024,個單元,1,M=1024K=1024*1024,單元,1,G=1024M,1T

2、=1024G,10000101,一.計算機系統(tǒng)存儲器的主要性能指標,2.存取時間,（Memory Access Time）,3存儲周期,(Memory Cycle Time),4可靠性,（Reliability）,5功耗與集成度,（Power Loss and Integration Level）,6性能價格比,(Cost Performance),7存取寬度,(Access Width),二.存儲器分類:,1.按存儲介質(zhì)分,半導(dǎo)體存儲器,：用半導(dǎo)體器件組成的存儲器。,磁表面存儲器：,用磁性材料做成的存儲器。,2.按存儲方式分,隨機存儲器,：任何存儲單元的內(nèi)容都能被隨機存取，且存取,時間和存儲

3、單元的物理位置無關(guān)。,順序存儲器：,只能按某種順序來存取，存取時間和存儲單元,的物理位置有關(guān)。,3.按存儲器的讀寫功能分,只讀存儲器(ROM),：存儲的內(nèi)容是固定不變的，只能讀出而,不能寫入的半導(dǎo)體存儲器。,隨機讀寫存儲器(RAM),：既能讀出又能寫入的半導(dǎo)體存儲器。,4.按信息的可保存性分,非永久記憶的存儲器,：斷電后信息即消失的存儲器。,永久記憶性存儲器：,斷電后仍能保存信息的存儲器。,5.按在計算機系統(tǒng)中的作用分,根據(jù)存儲器在計算機系統(tǒng)中所起的作用，可分為:,主存儲器,、,輔助存儲器,、,高速緩沖存儲器,、,控制存儲器,等。,半,導(dǎo),體,存,儲,器,只讀,存儲器,ROM,隨機讀寫,存儲器

4、,RAM,掩膜,ROM,可編程,ROM,（,PROM,）,可擦除,ROM,（,EPPROM,）,電擦除,ROM,（,E,2,PROM,）,靜態(tài),RAM,（,SRAM,）,動態(tài),RAM,（,DRAM,）,半導(dǎo)體存儲器,內(nèi)存條,:,由于動態(tài),RAM,集成度高，價格較便宜，在微機系統(tǒng)中使用的動態(tài),RAM,組裝在一個條狀的印刷板上。系統(tǒng)配有動態(tài),RAM,刷新控制電路，不斷對所存信息進行“再生”。,1.RAM：,隨機存儲器,是“內(nèi)存”的重要組成部分，CPU執(zhí)行指令可對其進行“讀”、“寫”操作。,靜態(tài),RAM,：,集成度低，信息穩(wěn)定，讀寫速度快。,動態(tài),RAM,：,集成度高，容量大，缺點是信息存儲不穩(wěn)定，

5、只能保持幾個毫秒，為此要不斷進行“信息再生”，即進行“刷新”操作。,2.ROM:,只讀存儲器，所存信息只能讀出,不能寫入。,缺點,不能重寫,只能一次性改寫,只讀存儲器,掩模式,(ROM),一次編程,(PROM),多次編程,(EPROM),(EEPRPM),定義,數(shù)據(jù)在芯片制造過程中就確定,用戶可自行改變產(chǎn)品中某些存儲元,可以用紫外光照 射或電擦除原來的數(shù)據(jù)，然后再重新寫入新的數(shù)據(jù),優(yōu)點,可靠性和集成度高，價格便宜,可以根據(jù)用戶需要編程,可以多次改寫ROM中的內(nèi)容,閃速存儲器,Flash memory,4.高速緩沖存儲器Cache:,Cache位于CPU與主存儲器之間，由高速靜態(tài)RAM組成。容量

6、較小，為提高整機的運行速度而設(shè)置,應(yīng)用程序不能訪問Cache，CPU內(nèi)部也有Cache。,3.ROM/EPROM在微機系統(tǒng)中的應(yīng)用:,存放“基本輸入,/,輸出系統(tǒng)程序”,(,簡稱,BIOS),。,BIOS,是計算機最底層的系統(tǒng)管理程序,操作系統(tǒng)和用戶程序均可調(diào)用。,5.閃速存儲器,什么是閃速存儲器？,Flash Memory,閃速存儲器是一種高密度、非易失性的讀/寫半導(dǎo)體存儲器，它突破了傳統(tǒng)的存儲器體系，改善了現(xiàn)有存儲器的特性。,特點：,固有的非易失性,(2),廉價的高密度,(3),可直接執(zhí)行,(4),固態(tài)性能,閃速存儲器的工作原理,電擦除和重新編程能力,閃速存儲器是在EPROM功能基礎(chǔ)上增加

7、了電路的電擦,除和重新編程能力。28F256A引入一個指令寄存器來實,現(xiàn)這種功能。其作用是：,(1)保證TTL電平的控制信號輸入；,(2)在擦除和編程過程中穩(wěn)定供電；,(3)最大限度的與EPROM兼容。,采用并行操作方式,-雙端口存儲器,芯片技術(shù),研究開發(fā)高性能芯片技術(shù)，如：,DRAM,FPMDEDO,EDRAMCDRAM,SDRAM,RambusDRAM,。,6.高速存儲器,采用并行主存儲器,提高,讀出并行性,-多模塊交叉存儲器,主存儲器采用更高速的技術(shù)來縮短存儲器的讀出時間,-相聯(lián)存儲器,(2),結(jié)構(gòu)技術(shù),由于CPU和主存儲器在速度上不匹配，限制了高速計算。,為了使CPU不至因為等待存儲器

8、讀寫操作的完成而無事可做，可以采取一些加速CPU和存儲器之間有效傳輸?shù)奶厥獯胧?Synchronous Dynamic Random Access Memory,同步動態(tài)隨機存取存儲器，同步是指Memory工作需要步時鐘，內(nèi)部的命令的發(fā)送與數(shù)據(jù)的傳輸都以它為基準；動態(tài)是指存儲陣列需要不斷的刷新來保證數(shù)據(jù)不丟失；隨機是指數(shù)據(jù)不是線性依次存儲，而是由指定地址進行數(shù)據(jù)讀寫。,1.存儲體,一個基本存儲電路只能存儲一個二進制位。,將基本的存儲電路有規(guī)則地組織起來，就是存儲體。,存儲體又有不同的組織形式,：,將各個字的,同一位,組織在一個芯片中，如：8118 16K*1（DRAM）,將各個字的,4位,組

9、織在一個芯片中，如：2114 1K*4（SRAM）,將各個字的,8位,組織在一個芯片中，如：6116 2K*8（SRAM）。,2.外圍電路,為了區(qū)別不同的存儲單元，就給他們各起一個號給于不同的地,址，以地址號來選擇不同的存儲單元。,于是電路中要有,地址譯碼器,、,I/O電路,、,片選控制端CS,、,輸出緩沖,器,等,外圍電路,三.存儲器（芯片）結(jié)構(gòu)與存儲原理,故：,存儲器（芯片）=存儲體+外圍電路,3.存儲原理,小 園 點：,存儲空間，每一個都有一個唯一的地址線同它相連（bit),地址譯碼器：,接收到地址總線送來的地址數(shù)據(jù)之后，它會根據(jù)這個數(shù)據(jù)定位CPU想要調(diào)用的數(shù)據(jù)所在的位置，然后數(shù)據(jù)總線就

10、會把其中的數(shù)據(jù)傳送到CPU,關(guān)鍵詞：,行 線 矩陣,4.地址譯碼,單譯碼方式適用于小容量存儲器中，只有一個譯碼器。,雙譯碼方式地址譯碼器分成兩個，可,減少,選擇線的數(shù)目。,例：1024*1 的存儲器,5.驅(qū)動器,雙譯碼結(jié)構(gòu)中，在譯碼器輸出后加驅(qū)動器，驅(qū)動器掛在各條X方向選擇線上的所有存儲元電路。,6.I/O電路,處于數(shù)據(jù)總線和被選用的單元之間，控制被選中的單元讀出或?qū)懭耄糯笮畔ⅰ?7.片選,在地址選擇時，首先要選片,只有當片選信號有效時，此片所連的地址線才有效。,8.輸出驅(qū)動電路,為了擴展存儲器的容量，常需要將幾個芯片的數(shù)據(jù)線并聯(lián)使用；另外存儲器的讀出數(shù)據(jù)或?qū)懭霐?shù)據(jù)都放在雙向的數(shù)據(jù)總線上。這

11、就用到三態(tài)輸出緩沖器。,8.一個實際的靜態(tài)RAM的例子,Intel 2114 存儲器芯片,1024*4 的存儲器4096 個基本存儲單元，排成 64*64 的矩陣，需 10 根地址線尋址。,X 譯碼器輸出 64 根選擇線，分別選擇 1-64 行，,Y 譯碼器輸出 16 根選擇線，分別選擇 1-16 列控制各列的位線控制門。,寫允許,片選,16,M,容量的存儲器,地址范圍：,000000,H,FFFFFFH,由,24,根地址線提供地址碼。,1M,容量的存儲器,地址范圍：,00000,H,FFFFFH,由,20,根地址線提供地址碼。,四.存儲器的讀寫操作:,系統(tǒng)為每一單元編排一個地址，地址碼為二進

12、制數(shù)，習(xí)慣上寫成16進制。,1.存儲器容量由地址線“寬度”決定：,4G,容量的存儲器,地址范圍：,0000,0000,H,FFFF,FFFFH,由,32,根地址線提供地址碼。,例,：容量為8KB（2,13,B）的存儲器地址范圍：0000H1FFFH，由13根地址線提供地址。,A11,A12,A0,0000H,0001H,1FFFH,地,址,譯,碼,器,讀寫控制電路,存儲體,存儲器讀寫命令,數(shù)據(jù)線D0-D8,地址線,2.存儲器讀寫示意:,讀,存儲器過程,某一存儲單元的內(nèi)容,送往CPU,數(shù)據(jù)線。,CPU通過地址線發(fā)出地址；,由地址譯碼器對地址進行“翻譯”,選中某一存儲單元；,CPU發(fā)出存儲器讀命令

13、,0000H,存儲器,C,P,U,地,址,線,A12,A0,1FFFH,地,址,譯,碼,器,讀寫控制電路,CPU控制線,數(shù)據(jù)線,C,P,U,數(shù)據(jù),線,A11,0001H,89H,存儲器讀命令,1234H,89H,寫,存儲器過程,0000H,存儲器,C,P,U,地,址,線,A12,A0,1FFFH,地,址,譯,碼,器,讀寫控制電路,CPU控制線,數(shù)據(jù)線,C,P,U,數(shù)據(jù),線,A11,0001H,CPU通過地址線發(fā)出地址，并把數(shù)據(jù)放到數(shù)據(jù)線上；,1101000110101,36H,CPU發(fā)出存儲器寫命令；,存儲器寫命令,由地址譯碼電路對地址線進行“翻譯”,“選中”某一單元；,1A35H,89H,把

14、數(shù)據(jù)線信息送入,選中的,存儲單元。,36H,3.2 微型計算機系統(tǒng)中的存儲器組織,現(xiàn)代計算機中的存儲器處于全機中心地位,容量大，速度快，成本低,為解決三者之間的矛盾，目前通常采用,多級存儲器體系結(jié)構(gòu),，即使用,高速緩沖存儲器、主存儲器和外存儲器,。,對存儲器的要求是：,寄存器,Cache,主存儲器,輔助存儲器,名稱,高速緩沖,存儲器,主存儲器,外存儲器,簡稱,Cache,主存,外存,用途,高速存取指令和數(shù)據(jù),存放計算機運行期間的大量程序和數(shù)據(jù),存放系統(tǒng)程序和大型數(shù)據(jù)文件及數(shù)據(jù)庫,特點,存取速度快，但存儲容量小,存取速度較快，存儲容量不大,存儲容量大，位成本低，速度慢,存儲器的用途和特點,存儲器

15、的基本組織,(1)與CPU的連接,主要是,地址線、控制線、數(shù)據(jù)線,的連接。,(2)多個芯片連接,設(shè)計的,存儲器容量與實際提供的存儲器多有不符。實際使用時，需進行,字和位擴展,(多個芯片連接），組成所需要的實際的存儲器,例如：存儲器容量為8K8，若選用2114芯片(1K 4)，則需要：,A,0,A,12,D,0,D,7,位擴展法,只加大字長，而存儲器的字數(shù)與存儲器芯片字數(shù)一致,對片子沒有選片要求。,用8k*1的片子組成8k*8的存儲器需 8 個芯片,地址線需 13 根 數(shù)據(jù)線 8 根,控制線 WR接存儲器的WE,2:4,16K,8,16K,8,16K,8,16K,8,字擴展法,用16K,8位的芯

16、片組成64,K,8位的存儲器需4個芯片,地址線 共需16根 片內(nèi)：(2,14,=16384)14根，選片：2根,數(shù)據(jù)線 8根 控制線 WE,最低地址,最高地址,C000,FFFF,00,0000,0000,0000,11,1111,1111,1111,11,11,4,最低地址,最高地址,8000,BFFF,00,0000,0000,0000,11,1111,1111,1111,10,10,3,最低地址,最高地址,4000,7FFF,00,0000,0000,0000,11,1111,1111,1111,01,01,2,最低地址,最高地址,0000,3FFF,00,0000,0000,0000,11,1111,1111,1111,00,00,1,說明,總地址,片內(nèi),A,13,A,12,.A,1,A,0,選片,A,15,A,14,地址,片號,地址空間分配表,CPU,用1k,4 的存儲器芯片 2114 組成 2k,8 的存儲器,字位同時擴展法,例：,有若干片1K8位的SRAM芯片，采用字擴展方法構(gòu)成4KB存儲器，問：(1)需要多少片RAM芯片？(2)該存儲器需要多少地址位？(3)畫出該存儲器