《微型計(jì)算機(jī)原理及其應(yīng)用16位80868088微處理器》由會(huì)員分享，可在線閱讀，更多相關(guān)《微型計(jì)算機(jī)原理及其應(yīng)用16位80868088微處理器（83頁珍藏版）》請(qǐng)?jiān)谘b配圖網(wǎng)上搜索。

1、單擊此處編輯母版標(biāo)題樣式,,單擊此處編輯母版文本樣式,,第二級(jí),,第三級(jí),,第四級(jí),,第五級(jí),,*,*,微型計(jì)算機(jī)原理及其應(yīng)用,,——,16,位,8086/8088,微處理器,1,,第二章：,8086/8088,微處理器,微處理器的結(jié)構(gòu),,微處理器的內(nèi)部寄存器,,微處理器的引腳功能,,微處理器的存儲(chǔ)器組織,,最大模式和最小模式,,微處理器的時(shí)序,2,,第二章：,8086/8088,微處理器,微處理器的結(jié)構(gòu),,微處理器的內(nèi)部寄存器,,微處理器的引腳功能,,微處理器的存儲(chǔ)器組織,,最大模式和最小模式,,微處理器的時(shí)序,3,,8086/8088,微處理器,——,微處理器的結(jié)構(gòu),8086/8088,微

2、處理器是,Intel,公司推出的第三代,CPU,芯片，它們的內(nèi)部結(jié)構(gòu)基本相同，,8088,是準(zhǔn),16,位微處理器，地址總線,16,根，而,8086,是,20,根。,4,,8086/8088,微處理器,——,微處理器的結(jié)構(gòu),8086/8088,微處理器的編程結(jié)構(gòu),,編程結(jié)構(gòu)：,是指從程序員和使用者的角度看到的結(jié)構(gòu)，亦可稱為功能結(jié)構(gòu)。從功能上來看，,8086CPU,可分為兩部分，即,總線接口部件,BIU,（,Bus Interface Unit,）和,執(zhí)行部件,EU,（,Execution Unit,）。,,,,,,,,,,,,,5,,8086/8088,微處理器,——,微處理器的結(jié)構(gòu),8086/

3、8088,微處理器的組成,,總線接口部件（,BIU,）,,組成：,①,段寄存器,(DS,、,CS,、,ES,、,SS),； ②,16,位指令指針寄存器,IP,； ③,20,位地址加法器； ④,6,字節(jié)指令隊(duì)列緩沖器； ⑤總線控制邏輯。,,功能：,負(fù)責(zé)從內(nèi)存中,取指令,，送入指令隊(duì)列，實(shí)現(xiàn),CPU,與存儲(chǔ)器和,I/O,接口之間的數(shù)據(jù)傳送。,6,,8086/8088,微處理器,——,微處理器的結(jié)構(gòu),8086/8088,微處理器的組成,,執(zhí)行部件（,EU,）,,組成：,①,ALU(,算術(shù)邏輯部件（單元）,),；

4、 ②通用寄存器,(AX,、,BX,、,CX,、,DX),； ③專用寄存器,(BP,、,SP,、,SI,、,DI),； ④標(biāo)志寄存器,(FR),； ⑤,EU,控制系統(tǒng)（控制電路）。,,功能：,負(fù)責(zé),分析指令,和,執(zhí)行指令,。,7,,8086/8088,微處理器,——,微處理器的結(jié)構(gòu),BIU,和,EU,的動(dòng)作協(xié)調(diào)原則,,按以下流水線技術(shù)原則協(xié)調(diào)工作完成所要求的任務(wù)：,,①每當(dāng)指令隊(duì)列中有兩個(gè)空字節(jié)，,BIU,就會(huì)自動(dòng)把指令取到指令隊(duì)列中，按指令在程序中的前后順序。,,②每當(dāng),EU,準(zhǔn)備執(zhí)行一條指令時(shí)，它會(huì)從,BIU,部件

5、的指令隊(duì)列前部取出指令的代碼，譯碼并執(zhí)行指令。在此過程中，如果需要訪問存儲(chǔ)器或,I,／,O,端口，那么,EU,就會(huì)請(qǐng)求,BIU,，進(jìn)入總線周期：,1,）如果此時(shí),BIU,正好處于空閑狀態(tài)，會(huì)立即響應(yīng),EU,的總線請(qǐng)求；,2,）而如果,BIU,正將某個(gè)指令字節(jié)取到指令隊(duì)列中，則,BIU,將首先完成這個(gè)取指令的總線周期，然后再去響應(yīng),EU,發(fā)出的訪問總線的請(qǐng)求。,8,,8086/8088,微處理器,——,微處理器的結(jié)構(gòu),BIU,和,EU,的動(dòng)作協(xié)調(diào)原則,,,③當(dāng)指令隊(duì)列已滿，且,EU,又沒有總線訪問請(qǐng)求時(shí)，,BIU,便進(jìn)入空閑狀態(tài)。,,④在執(zhí)行轉(zhuǎn)移指令、調(diào)用指令和返回指令時(shí)，由于待執(zhí)行指令的順序發(fā)

6、生了變化，則指令隊(duì)列中已經(jīng)裝入的字節(jié)被自動(dòng)消除，,BIU,會(huì)接著往指令隊(duì)列裝入轉(zhuǎn)向的另一程序段中的指令代碼。,9,,8086/8088,微處理器,-,微處理器的結(jié)構(gòu),將,8086/8088,的,CPU,分成二個(gè)獨(dú)立的功能部件使二者能夠并行工作，把取指令工作和分析指令、執(zhí)行指令工作重疊進(jìn)行，從而能夠提高,CPU,的工作效率，加快指令的執(zhí)行速度。,,指令隊(duì)列可以被看成是一個(gè)特殊的,RAM,，它的工作原理是,“,先進(jìn)先出,”,，寫入的指令只能存放在隊(duì)列尾，讀出的指令是隊(duì)列頭存放的指令。,,EU,和,BIU,之間就是通過指令隊(duì)列聯(lián)系起來，多數(shù)情況下，,BIU,在不停地向隊(duì)列寫入指令，而,EU,每執(zhí)行完

7、一條指令后，就向隊(duì)列讀取下一條指令。二者的動(dòng)作既獨(dú)立又相互協(xié)調(diào)。,,10,,8086/8088,微處理器,-,微處理器的結(jié)構(gòu),11,,第二章：,8086/8088,微處理器,微處理器的結(jié)構(gòu),,微處理器的內(nèi)部寄存器,,微處理器的引腳功能,,微處理器的存儲(chǔ)器組織,,最大模式和最小模式,,微處理器的時(shí)序,12,,8086/8088,微處理器,——,微處理器的內(nèi)部寄存器,8086/,8088,內(nèi)部的寄存器可以分為通用寄存器和專用寄存器兩大類。,,一,.,通用寄存器,,8086/,8088,有,4,個(gè),16,位的通用寄存器（,AX,、,BX,、,CX,、,DX,），可以存放,16,位的操作數(shù)，也可分為,

8、8,個(gè),8,位的寄存器（,AL,、,AH,；,BL,、,BH,；,CL,、,CH,；,DL,、,DH,）來使用。其中,AX,稱為累加器，,BX,稱為基址寄存器，,CX,稱為計(jì)數(shù)寄存器，,DX,稱為數(shù)據(jù)寄存器，這些寄存器在具體使用上有一定的差別,。,13,,8086/8088,微處理器,——,微處理器的內(nèi)部寄存器,寄存器,用 途,AX,字乘法,/,除法，字,I/O,地址,AL,字節(jié)乘,/,除，字節(jié),I/O,地址，十進(jìn)制算術(shù)運(yùn)算,AH,字節(jié)乘，字節(jié)除,BX,轉(zhuǎn)移,CX,串操作，循環(huán)次數(shù),CL,變量移位，循環(huán)控制,DX,字節(jié)乘，字節(jié)除，間接,I/O,14,,8086/8088,微處理器

9、,——,微處理器的內(nèi)部寄存器,二,.,指針寄存器,,兩個(gè)16位的指針寄存器SP和BP，其中SP是堆棧指針寄存器，由它和堆棧段寄存器SS一起來確定堆棧在內(nèi)存中的位置； BP是基數(shù)指針寄存器，通常用于存放基地址。,,三,.,變址寄存器,,系統(tǒng)中有兩個(gè)16位的變址寄存器SI和DI，其中SI是源變址寄存器，DI是目的變址寄存器，都用于指令的變址尋址方式。,,15,,8086/8088,微處理器,——,微處理器的內(nèi)部寄存器,,16,,8086/8088,微處理器,——,微處理器的內(nèi)部寄存器,四,.,控制寄存器,,兩個(gè)16位控制寄存器，其中IP是指令指針寄存器，用來控制CPU的指令執(zhí)行順序，和代碼段寄存器

10、CS一起確定當(dāng)前所要取的指令的內(nèi)存地址。每取一個(gè)指令字節(jié)，IP自動(dòng)加1，指向下一個(gè)要讀取的字節(jié)；,,當(dāng)IP單獨(dú)改變時(shí)，會(huì)發(fā)生段內(nèi)的程序轉(zhuǎn)移；,,當(dāng)CS和IP同時(shí)改變時(shí)，會(huì)產(chǎn)生段間的程序轉(zhuǎn)移。,,,標(biāo)志寄存器FR的內(nèi)容被稱為處理器狀態(tài)字，用來存放 CPU在工作過程中的狀態(tài)。,17,,8086/8088,微處理器,——,微處理器的內(nèi)部寄存器,五,.,段寄存器,,共有,4,個(gè),16,位段寄存器，即代碼段寄存器,CS,、數(shù)據(jù)段寄存器,DS,、堆棧段寄存器,SS,和附加段寄存器,ES,。這些段寄存器的內(nèi)容與有效的地址偏移量一起，可確定內(nèi)存的物理地址。由,CS,劃定并控制程序區(qū)，,DS,和,ES,控制數(shù)據(jù)

11、區(qū)，,SS,控制堆棧區(qū)。,,18,,8086/8088,微處理器,——,微處理器的內(nèi)部寄存器,8086/,8088,內(nèi)部標(biāo)志寄存器的內(nèi)容，又稱為,處理器狀態(tài)字(PSW,,P,rocessor,S,tatus,W,ord),,，,共有9個(gè)標(biāo)志位,。,可分成兩類：一類為狀態(tài)標(biāo)志，一類為控制標(biāo)志。,,其中狀態(tài)標(biāo)志表示前一步操作（如加、減等）執(zhí)行以后，,ALU所處的狀態(tài)，后續(xù)操作可以根據(jù)這些狀態(tài)標(biāo)志進(jìn)行判斷，實(shí)現(xiàn)轉(zhuǎn)移；,,控制標(biāo)志則可以通過指令人為設(shè)置，用以對(duì)某一種特定的功能起控制作用（如中斷屏蔽等），反映了人們對(duì)微機(jī)系統(tǒng)工作方式的可控制性,。,19,,8086/8088,微處理器,——,微處理器的內(nèi)

12、部寄存器,狀態(tài)標(biāo)志位：,,CF—,進(jìn)位標(biāo)志位，做加法時(shí)最高位出現(xiàn)進(jìn)位或做減法時(shí)最高位出現(xiàn)借位，該位置,1,，反之為,0,。,,PF—,奇偶標(biāo)志位，當(dāng)運(yùn)算結(jié)果的低,8,位中,l,的個(gè)數(shù)為偶數(shù)時(shí)，則該位置,1,，反之為,0,。,,AF—,半進(jìn)位標(biāo)志位，做字節(jié)加法時(shí)，當(dāng)?shù)退奈挥邢蚋咚奈坏倪M(jìn)位，或在做減法時(shí)，低四位有向高四位的借位時(shí)，該標(biāo)志位就置,1,。通常用于對(duì),BCD,算術(shù)運(yùn)算結(jié)果的調(diào)整,20,,8086/8088,微處理器,——,微處理器的內(nèi)部寄存器,ZF—,零標(biāo)志位，運(yùn)算結(jié)果為,0,時(shí)，該標(biāo)志位置,1,，否則清,0,。,,SF—,符號(hào)標(biāo)志位，當(dāng)運(yùn)算結(jié)果的最高位為,1,，該標(biāo)志位置,1,，否則清

13、,0,。即與運(yùn)算結(jié)果的最高位相同。,,OF—,溢出標(biāo)志位，,反映運(yùn)算結(jié)果是否超出了,8,位或,16,位帶符號(hào)數(shù)所能表達(dá)的范圍。,21,,8086/8088,微處理器,——,微處理器的內(nèi)部寄存器,控制標(biāo)志位：,,TF—,陷阱標(biāo)志位,(,單步標(biāo)志位、跟蹤標(biāo)志,),。當(dāng)該位置,1,時(shí)，將使,8086/8088,進(jìn)入單步工作方式，通常用于程序的調(diào)試。,,IF—,中斷允許標(biāo)志位，若該位置,1,，則處理器可以響應(yīng)可屏蔽中斷，否則就不能響應(yīng)可屏蔽中斷。,,DF—,方向標(biāo)志位，若該位置,1,，則串操作指令的地址修改為自動(dòng)減量方向，反之，為自動(dòng)增量方向。,22,,第二章：,8086/8088,微處理器,微處理器

14、的結(jié)構(gòu),,微處理器的內(nèi)部寄存器,,微處理器的引腳功能,,微處理器的存儲(chǔ)器組織,,最大模式和最小模式,,微處理器的時(shí)序,23,,8086/8088,微處理器,——,微處理器的引腳功能,8086/8088,引腳結(jié)構(gòu)圖,24,,8086/8088,微處理器,——,微處理器的引腳功能,V,CC,(40),、,GND(1,、,20),：,電源、接地引腳，,8088/8086,采用單一的,+5V,電源，兩個(gè)接地引腳。,,CLK/(Clock,，,19),：,時(shí)鐘信號(hào)輸入引腳，時(shí)鐘信號(hào)的方波信號(hào)，占空比約為,33%,，即,1/3,周期為高電平，,2/3,周期為低電平，,8088/8088,的時(shí)鐘頻率（又稱為

15、主頻）為,5MHz,，即從該引腳輸入的時(shí)鐘信號(hào)的頻率為,5MHz,。,,R,ESET,(Reset,，,21,),：,復(fù)位信號(hào)輸入引腳，高電平有效。,8088/8086,要求復(fù)位信號(hào)至少維持,4,個(gè)時(shí)鐘周期才能復(fù)位。復(fù)位之后，,CPU,結(jié)束當(dāng)前操作，并對(duì)處理器的標(biāo)志寄存器、,IP,、,DS,、,SS,、,ES,寄存器及指令隊(duì)列進(jìn)行清零操作，并將,CS,設(shè)置為,0FFFFH,。,25,,8086/8088,微處理器,——,微處理器的引腳功能,READY(Ready,，,22),：,“,準(zhǔn)備好”狀態(tài)信號(hào)輸入引腳，高電平有效接收來自于內(nèi)存單元或,I/O,端口向,CPU,發(fā)來的“準(zhǔn)備好”狀態(tài)信號(hào)，表明

16、內(nèi)存單元或,I/O,端口已經(jīng)準(zhǔn)備好進(jìn)行讀寫操作。該信號(hào)是協(xié)調(diào),CPU,與內(nèi)存單元或,I/O,端口之間進(jìn)行信息傳送的聯(lián)絡(luò)信號(hào)。,,TEST,(Test,，,23),：,測試信號(hào)輸入引腳，低電平有效,。,TEST,信號(hào)與,WAIT,指令結(jié)合起來使用，,CPU,執(zhí)行,WAIT,指令后，處于等待狀態(tài)，當(dāng),TEST,引腳輸入低電平后系統(tǒng)脫離等待狀態(tài)，繼續(xù)執(zhí)行被暫停執(zhí)行的指令。,,RD(Read,，,32,，三態(tài),),：,讀控制輸出信號(hào)引腳，低電平有效，用以指明要執(zhí)行對(duì)內(nèi)存單元或,I/O,端口的讀操作，具體是讀內(nèi)存單元還是,I/O,端口，取決于控制信號(hào)。,26,,8086/8088,微處理器,——,微處理

17、器的引腳功能,CPU,部分引腳的三態(tài)性,,所謂三態(tài)是指總線輸出可以有三個(gè)狀態(tài)：高電平、低電平和高阻狀態(tài)。當(dāng)處于高阻狀態(tài)時(shí)，該總線在邏輯上與所有連接負(fù)載斷開。,27,,8086/8088,微處理器,——,微處理器的引腳功能,NMI(Non-Maskable,Interrupt,，,17,),、,INTR(Interrupt,Request,，,18,),：,中斷請(qǐng)求信號(hào)輸入引腳，向,CPU,提出的中斷請(qǐng)求信號(hào)，高電平有效，前者為非屏蔽中斷請(qǐng)求，后者為可屏蔽中斷請(qǐng)求信號(hào)。,,AD,15,—AD,0,(Address Data Bus,，,2—16,，三態(tài),),：,地址,/,數(shù)據(jù)復(fù)用信號(hào)輸入,/,輸

18、出引腳，分時(shí)輸出 低,16,位地址信號(hào)及進(jìn)行數(shù)據(jù)信號(hào)的輸入,/,輸出。,,A,19,/S,6,—A,16,/S,3,(Address Status Bus,，,35—38,，三態(tài),),：,地址,/,狀態(tài)復(fù)用信號(hào)輸出引腳，分時(shí)輸出地址的高,4,位及狀態(tài)信息，其中,S,6,為,0,用以指示,8086/8088CPU,當(dāng)前與總線連通；,S,5,為,1,表明,8086/8088CPU,可以響應(yīng)可屏蔽中斷；,S,4,、,S,3,共有四個(gè)組合狀態(tài)，用以指明當(dāng)前使用的段寄存器，,00—ES,，,01—SS,，,10—CS,，,11—DS,。,28,,8086/8088,微處理器,——,微處理器的引腳功能,B

19、HE/ S,7,,(Bus High Enable/Status,，,34),：,高,8,位數(shù)據(jù)允許,/,狀態(tài)復(fù)用信號(hào)輸出引腳，輸出。分時(shí)輸出有效信號(hào)，表示高,8,為數(shù)據(jù)線,D,15,—D,8,上的數(shù)據(jù)有效和,S,7,,狀態(tài)信號(hào)，但,S,7,未定義任何實(shí)際意義。,,,8086/8088,總線分時(shí)復(fù)用含義和特點(diǎn),,所謂總線分時(shí)復(fù)用就是同一總線在不同時(shí)間傳輸?shù)氖遣煌男盘?hào)，這些信號(hào)的作用是不同的。,8086/8088,采用總線分時(shí)復(fù)用方法在不影響,CPU,功能的情況下，減少了,CPU,的引腳數(shù)目，使系統(tǒng)得到簡化。,29,,8086/8088,微處理器,——,微處理器的引腳功能,SS,0,(34,，

20、,8088,中,),：,在,8088,系統(tǒng)中，該引腳用來與,DT/R,、,M/IO,一起決定,8088,芯片當(dāng)前總線周期的讀寫操作。,30,,8086/8088,微處理器,——,微處理器的引腳功能,,,,MN/,MX(Minimum,/Maximum Model Control,，,33),：,最小,/,最大模式設(shè)置信號(hào)輸入引腳，該輸入引腳電平的高、低決定了,CPU,工作在最小模式還是最大模式，當(dāng)該引腳接,+5V,時(shí)，,CPU,工作于最小模式下，當(dāng)該引腳接地時(shí)，,CPU,工作于最大模式下。,,,31,,8086/8088,微處理器,——,微處理器的引腳功能,,,,最小模式下的,24,到,31,

21、引腳,,INTA(Interrupt,Acknowledge,，,24,，三態(tài),),：,中斷響應(yīng)信號(hào)，低電平有效。當(dāng),CPU,響應(yīng)中斷請(qǐng)求后，向中斷源發(fā)出的認(rèn)可信號(hào)，運(yùn)行中斷請(qǐng)求（脈沖,1,），并要求提供中斷類型碼（脈沖,2,），發(fā)出兩個(gè)連續(xù)的負(fù)脈沖。,,,ALE(Address,Lock Enable,，,25,),：,地址鎖存允許信號(hào),，高電平有效。通過該引腳向地址鎖存器發(fā)出地址鎖存允許信號(hào)，表示當(dāng)前地址,/,數(shù)據(jù)復(fù)用總線上輸出的是地址信息，并鎖存到地址鎖存器中。該信號(hào)不能被浮空。,,DEN(Data,Enable,，,26,，三態(tài),),：,數(shù)據(jù)允許信號(hào)，輸出引腳，低電平有效。為數(shù)據(jù)總線收

22、發(fā)器,8286,提供一個(gè)控制信號(hào)，表示,CPU,當(dāng)前準(zhǔn)備發(fā)送或接收一項(xiàng)數(shù)據(jù)。,32,,8086/8088,微處理器,——,微處理器的引腳功能,,,,DT/,R(,Data,Transmit/Receive,，,27,，三態(tài),),：,數(shù)據(jù)收發(fā)控制信號(hào)，輸出引腳,。,CPU,通過該引腳控制數(shù)據(jù)總線收發(fā)器的數(shù)據(jù)傳送方向，如果該信號(hào)為高電平時(shí)，表示數(shù)據(jù)由,CPU,經(jīng)總線收發(fā)器發(fā)送，否則進(jìn)行數(shù)據(jù)接收。,,M/,IO(Memory,/Input &Output,，,28,，三態(tài),),：,,存儲(chǔ)器或,I/O,端口選擇信號(hào)，輸出引腳。這是,CPU,區(qū)分進(jìn)行存儲(chǔ)器訪問還是,I/O,訪問的輸出控制信號(hào)，如為高電平

23、，表示,CPU,和存儲(chǔ)器之間進(jìn)行數(shù)據(jù)傳輸；如為低電平，則表示和,I/O,端口之間進(jìn)行數(shù)據(jù)傳輸。,33,,8086/8088,微處理器,——,微處理器的引腳功能,,,,WR,,(Write,，,29,，三態(tài),),：,寫控制信號(hào)，輸出引腳,，,低電平有效。與,M/IO,配合實(shí)現(xiàn)對(duì)存儲(chǔ)單元、,I/O,端口所進(jìn)行的寫操作控制。,,HOLD(Hold,Request,，,31),：,總線保持請(qǐng)求信號(hào)輸入引腳，高電平有效。這是系統(tǒng)中的其它總線部件向,CPU,發(fā)來的總線請(qǐng)求信號(hào)輸入引腳。,,HLDA(Hold,Acknowledge,，,30),：,總線保持響應(yīng)信號(hào)輸出引腳，高電平有效。表示,CPU,認(rèn)可其

24、他總線部件提出的總線占用請(qǐng)求，準(zhǔn)備讓出總線控制權(quán)。,,34,,8086/8088,微處理器,——,微處理器的引腳功能,,,,最大模式下的,24,到,31,引腳,,QS,1,、,QS,0,(Instruction Queue Status,，,24,、,25,),：,指令隊(duì)列狀態(tài)信號(hào)，輸出引腳,。這兩個(gè)信號(hào)的組合給出了前一個(gè)時(shí)鐘周期中指令隊(duì)列的狀態(tài)，以便于外部對(duì)內(nèi)部指令隊(duì)列的動(dòng)作跟蹤。,QS,1,QS,0,性 能,0,0,無操作,,0,1,從指令隊(duì)列的第一個(gè)字節(jié)取走代碼,,1,0,隊(duì)列為空,,1,1,除第一個(gè)字節(jié)外，還取走了后續(xù)字節(jié)中的代碼,,35,,8086/8088,微處理器,——

25、,微處理器的引腳功能,,,,S,0,、,S,1,、,S,2,(26,、,27,、,28,，三態(tài),),：,總線周期狀態(tài)信號(hào)，輸出引腳。這些信號(hào)組合起來指出當(dāng)前總線周期中所進(jìn)行的數(shù)據(jù)傳輸類型，總線控制器利用這些信號(hào)來產(chǎn)生對(duì)存儲(chǔ)單元和,I/O,接口的控制信號(hào)。,,S,0,S,1,S,2,性 能,1,0,0,中斷相應(yīng),1,0,1,讀,I/O,端口,1,1,0,寫,I/O,端口,,1,1,1,暫停,0,0,0,取指令,0,0,1,讀存儲(chǔ)器,0,1,0,寫存儲(chǔ)器,0,1,1,無作用,36,,8086/8088,微處理器,——,微處理器的引腳功能,,,,LOCK (Lock,，,29,，三態(tài),),

26、：,總線封鎖，輸出引腳，低電平有效。當(dāng)該引腳為低電平時(shí)，系統(tǒng)中其它總線部件就不能占用總線。它是由指令前綴,LOCK,產(chǎn)生的，在,LOCK,前綴后面的一條指令執(zhí)行完畢之后，便撤消信號(hào)。,此外，在,8088/8086,的,2,個(gè)中斷響應(yīng)脈沖之間，信號(hào)也自動(dòng)變?yōu)橛行У牡碗娖?，以防止其它總線部件在中斷響應(yīng)過程中，占有總線而使一個(gè)完整的中斷響應(yīng)過程被中斷。,,,RQ/GT,0,、,RQ/GT,1,(Request/Grant,，,31,、,30),：,總線請(qǐng)求信號(hào)，輸入引腳,/,總線允許信號(hào)，輸出引腳。這兩個(gè)信號(hào)端可供,CPU,以外的兩個(gè)處理器，用來發(fā)出使用總線的請(qǐng)求信號(hào)和接收,CPU,對(duì)總線請(qǐng)求信號(hào)的

27、應(yīng)答。這兩個(gè)引腳都是雙向的，請(qǐng)求與應(yīng)答信號(hào)在同一引腳上分時(shí)傳輸，方向相反。其中,31,腳比的,30,腳優(yōu)先級(jí)高。,,37,,8086/8088,微處理器,——,微處理器的引腳功能,,,,總結(jié),,具有分時(shí)復(fù)用總線功能的引腳：,AD,0,~AD,15,、,A,16,/S,3,~A,19,/S,6,、,BHE/S,7,；,,具有三態(tài)性的引腳：,,AD,0,~AD,15,、,A,16,S,3,~A,19,S,6,、,BHE/S,7,、,RD,、,WR,、,M/IO,、,DT/R,、,DEN,、,INTA,等；,,最大模式,/,最小模式下含義不同的引腳：,24~31,引腳；,,8086,和,8088,不

28、同的引腳：,2~8,引腳，,39,引腳，,28,引腳，,34,引腳；,38,,8086/8088,微處理器,——,微處理器的引腳功能,,,,8086,和,8088CPU,的不同之處,,8086,指令隊(duì)列長度為,6,個(gè)字節(jié)，,8088,為,4,個(gè)。,8086,在指令隊(duì)列中至少出現(xiàn),2,個(gè)空閑字節(jié)時(shí)才預(yù)取后續(xù)指令，而,8088,只要出現(xiàn)一個(gè)空閑字節(jié)就會(huì)取后續(xù)指令；,,8088CPU,中，,BIU,總線控制電路與外部交換數(shù)據(jù)的總線寬度是,8,位，總線控制電路與專用寄存器組之間的數(shù)據(jù)總線寬度也是,8,位，而,EU,的內(nèi)部總線是,16,位，這樣，對(duì),16,位數(shù)的存儲(chǔ)器讀,/,寫操作要兩個(gè)讀,/,寫周期才

29、可以完成；,,8086,和,8088,有若干引腳信號(hào)不同，分別是,2~8,引腳，,39,引腳，,28,引腳，,34,引腳；,39,,第二章：,8086/8088,微處理器,微處理器的結(jié)構(gòu),,微處理器的內(nèi)部寄存器,,微處理器的引腳功能,,微處理器的存儲(chǔ)器組織,,最大模式和最小模式,,微處理器的時(shí)序,40,,8086/8088,微處理器,——,系統(tǒng)中的存儲(chǔ)器組織,8086/,8088,系統(tǒng),有,20,根地址總線，它可以直接尋址的存儲(chǔ)器單元數(shù)為,2,20,=1MB,，,而,CPU,中所有的寄存器都是,16,位的！,,如何實(shí)現(xiàn),16,位的存儲(chǔ)單元存放,20,位的地址空間？,,存儲(chǔ)器分段,,由于,CPU

30、,內(nèi)部的寄存器都是,16,位的，為了能夠提供,20,位的物理地址，系統(tǒng)中采用了存儲(chǔ)器分段的方法。規(guī)定一個(gè)段為,64KB,，由段寄存器來確定存儲(chǔ)單元的段地址，由指令提供該單元相對(duì)于段起始地址的,16,位偏移量。,41,,8086/8088,微處理器,——,系統(tǒng)中的存儲(chǔ)器組織,這樣，系統(tǒng)的整個(gè)存儲(chǔ)空間可分為,16,個(gè)互不重疊的邏輯段。存儲(chǔ)器的每個(gè)段的容量為,64KB,，并允許在整個(gè)存儲(chǔ)空間內(nèi)浮動(dòng)，即段與段之間可以部分重疊、完全重疊、連續(xù)排列，非常靈活。,,42,,8086/8088,微處理器,——,系統(tǒng)中的存儲(chǔ)器組織,與存儲(chǔ)單元地址相關(guān)的幾個(gè)概念,,物理地址：,一個(gè)存儲(chǔ)單元的實(shí)際地址,(20,位,

31、),。物理地址與存儲(chǔ)單元是一一對(duì)應(yīng)關(guān)系。,(20202H),,邏輯地址：,是指段地址和偏移地址，是指令中引用的形式地址。一個(gè)邏輯地址只能對(duì)應(yīng)一個(gè)物理地址，而一個(gè)物理地址可以對(duì)應(yīng)多個(gè)邏輯地址。,(2000:0202H),,段地址：,是指一個(gè)段的起始地址，最低,4,位為零，一般將其有效數(shù)字,16,位存放在段寄存器中。,(2000H),,偏移地址：,段內(nèi)存儲(chǔ)單元相對(duì)段地址的距離,(16,位,),。同一個(gè)段內(nèi)，各個(gè)存儲(chǔ)單元的段地址是相同的，偏移地址是不同的。,(0202H),43,,8086/8088,微處理器,——,系統(tǒng)中的存儲(chǔ)器組織,物理地址的計(jì)算方法,,物理地址,=,段地址,+,偏移地址,,,=

32、,段寄存器內(nèi)容,×10H+,偏移地址,,取指令物理地址,=(CS)×10H+(IP),,堆棧操作物理地址,=(SS)×10H+(SP)/(BP,的表達(dá)式,),,存儲(chǔ)器操作數(shù)物理地址,=(DS)/(ES)×10H+,偏移地址,,44,,8086/8088,微處理器,——,系統(tǒng)中的存儲(chǔ)器組織,45,,8086/8088,微處理器,——,系統(tǒng)中的存儲(chǔ)器組織,存儲(chǔ)器分段的特點(diǎn),,（,1,）在程序代碼量、數(shù)據(jù)量不是太大的情況下，可使它們處于同一段內(nèi)，即使它們?cè)?64Kb,的范圍內(nèi)，這樣可以減少指令長度，提高指令運(yùn)行速度；,,（,2,）內(nèi)存分段為程序的浮動(dòng)分配創(chuàng)造了條件；,,（,3,）物理地址與邏輯地址并

33、不是一一對(duì)應(yīng)的；,,2000:0202H=2010:0102H=20202H,,（,4,）各個(gè)分段之間可以重疊。,46,,8086/8088,微處理器,——,系統(tǒng)中的存儲(chǔ)器組織,特殊的內(nèi)存區(qū)域：,8088/8086,系統(tǒng)中，有些內(nèi)存區(qū)域的作用是固定的，用戶不能隨便使用，如：,,中斷矢量區(qū)：,00000H—003FFH,共,1K,字節(jié)，用以存放,256,種中斷類型的中斷矢量，每個(gè)中斷矢量占用,4,個(gè)字節(jié)，共,256×4=1024=1KB,；,,顯示緩沖區(qū)：,B0000H—B0F9FH,約,4000,（,25×80×2,）字節(jié)，是單色顯示器 的顯示緩沖區(qū)，存放文本方式下，所顯示字符的,ASCII,

34、碼及屬性碼；,B8000H—BBF3FH,約,16K,字節(jié)，是彩色顯示器的顯示緩沖區(qū)，存放圖形方式下，屏幕顯示象素的代碼。,,啟動(dòng)區(qū)：,FFFF0H—FFFFFH,共,16,個(gè)單元，用以存放一條無條件轉(zhuǎn)移指令的代碼，轉(zhuǎn)移到系統(tǒng)的初始化部分。,47,,8086/8088,微處理器,——,系統(tǒng)中的存儲(chǔ)器組織,CS、DS、SS,和其他寄存器組合指向存儲(chǔ)單元的示意圖,48,,8086/8088,微處理器,——,系統(tǒng)中的存儲(chǔ)器組織,8086,存儲(chǔ)體的結(jié)構(gòu),,8086,將,1M,字節(jié)存儲(chǔ)體分為兩個(gè)庫，每個(gè)庫的容量都是,512K,字節(jié)。其中與數(shù)據(jù)總線,D,15,—,D,8,相連的庫全由奇地址單元組成，稱高字

35、節(jié)庫或奇地址庫， 并用,BHE,信號(hào)作為庫選信號(hào)；另一個(gè)庫與數(shù)據(jù)總線的,D,7,—,D,0,相連，由偶地址單元組成，稱低字節(jié)庫或偶低址庫，利用,A,0,作為庫選信號(hào)。顯然，只需,A,19,—,A,1,共,19,位地址用來作為兩個(gè)庫內(nèi)的單元尋址。,,49,,8086/8088,微處理器,——,系統(tǒng)中的存儲(chǔ)器組織,50,,8086/8088,微處理器,——,系統(tǒng)中的存儲(chǔ)器組織,8086,存儲(chǔ)體的結(jié)構(gòu),,在組成存儲(chǔ)系統(tǒng)時(shí)，總是使偶地址單元的數(shù)據(jù)通過AD,0,—,AD,7,傳送，而奇地址單元的數(shù)據(jù)通過AD,8,—,AD,15,傳送，顯然，并不是所有總線周期都存取總線高字節(jié)，只有存取規(guī)則字，或奇地址的字

36、節(jié)，或不規(guī)則字的低八位，才進(jìn)行總線高字節(jié)傳送。,,,51,,8086/8088,微處理器,——,系統(tǒng)中的存儲(chǔ)器組織,52,,第二章：,8086/8088,微處理器,微處理器的結(jié)構(gòu),,微處理器的內(nèi)部寄存器,,微處理器的引腳功能,,微處理器的存儲(chǔ)器組織,,最大模式和最小模式,,微處理器的時(shí)序,53,,8086/8088,微處理器,——,最小模式和最大模式,為了盡可能適應(yīng)各種各樣的使用場合，在設(shè)計(jì),8086 CPU,芯片時(shí)， 使它們可以在兩種模式下工作，即最小模式和最大模式。,,,,最小模式,,,所謂最小模式，就是系統(tǒng)中只有一個(gè)CPU，在這種情況下，所有的總線控制信號(hào)，都是直接由CPU產(chǎn)生的，系統(tǒng)中

37、的總線控制邏輯電路被減到最少，該模式適用于,小規(guī)模的微機(jī)應(yīng)用系統(tǒng)。,54,,8086/8088,微處理器,——,最小模式和最大模式,①,MN/MX,端接,+5V,，決定了工作模式；,,②有一片,8284A,，作為時(shí)鐘信號(hào)發(fā)生器；,,③有三片,8282,或,74LS273,，用來作為地址信號(hào)的鎖存器；,,④當(dāng)系統(tǒng)中所連的存儲(chǔ)器和外設(shè)端口較多時(shí)，需要增加數(shù)據(jù)總線的驅(qū)動(dòng)能力，這時(shí)需用,2,片,8286/8287,作為數(shù)據(jù)總線收發(fā)器。,55,,8086/8088,微處理器,——,最小模式和最大模式,最大模式,,,所謂最,大模式，是指系統(tǒng)中至少包含兩個(gè)微處理器，其中一個(gè)為主處理器，即,8086/8086

38、CPU,，其它的微處理器稱之為協(xié)處理器，它們是協(xié)助主處理器工作的。,該模式適用于,大中型規(guī)模的微機(jī)應(yīng)用系統(tǒng)。,56,,8086/8088,微處理器,——,最小模式和最大模式,最大模式,,①最小模式所擁有的配置；,,②有一片,8288,總線控制器來對(duì),CPU,發(fā)出的控制信號(hào)進(jìn)行變換和組合，以得到對(duì)存儲(chǔ)器或,I/O,端口的讀,/,寫信號(hào)和對(duì)鎖存器,8282,及數(shù)據(jù)總線收發(fā)器,8286,的控制信號(hào)。,,③有,8259A,（可選）用以對(duì)多個(gè)中斷源進(jìn)行中斷優(yōu)先級(jí)的管理，但如果中斷源不多，也可以不用中斷優(yōu)先級(jí)管理部件。,,,57,,8086/8088,微處理器,——,最小模式和最大模式,最大模式,,與,8

39、086/8088CPU,配合工作的協(xié)處理器有兩類，一類是數(shù)值協(xié)處理器,8087,另一類是輸入,/,輸出協(xié)處理器,8089,。,,8087,是一種專用于數(shù)值運(yùn)算的協(xié)處理器，它能實(shí)現(xiàn)多種類型的數(shù)值運(yùn)算，如高精度的整型和浮點(diǎn)型數(shù)值運(yùn)算，超越函數(shù)（三角函數(shù)、對(duì)數(shù)函數(shù)）的計(jì)算等，這些運(yùn)算若用軟件的方法來實(shí)現(xiàn)，將耗費(fèi)大量的機(jī)器時(shí)間。換句話說，引入了,8087,協(xié)處理器，就是把軟件功能硬件化，可以大大提高主處理器的運(yùn)行速度。,,,58,,8086/8088,微處理器,——,最小模式和最大模式,最大模式,,8089,協(xié)處理器，在原理上有點(diǎn)象帶有兩個(gè),DMA,通道的處理器，它有一套專門用于輸入,/,輸出操作的指

40、令系統(tǒng)，但是,8089,又和,DMA,控制器不同，它可以直接為輸入,/,輸出設(shè)備服務(wù)，使主處理器不再承擔(dān)這類工作。所以，在系統(tǒng)中增加,8089,協(xié)處理器之后，會(huì)明顯提高主處理器的效率，尤其是在輸入,/,輸出操作比較頻繁的系統(tǒng)中。,,59,,第二章：,8086/8088,微處理器,微處理器的結(jié)構(gòu),,微處理器的內(nèi)部寄存器,,微處理器的引腳功能,,微處理器的存儲(chǔ)器組織,,最大模式和最小模式,,微處理器的時(shí)序,60,,8086/8088,微處理器,——,微處理器的時(shí)序,什么是時(shí)序？,,時(shí)序是計(jì)算機(jī)操作運(yùn)行的時(shí)間順序。,,為什么要研究時(shí)序？,,進(jìn)一步了解在微機(jī)系統(tǒng)的工作過程中，,CPU,各引腳上信號(hào)之間

41、的相對(duì)時(shí)間關(guān)系；,,深入了解指令的執(zhí)行過程；,,在程序設(shè)計(jì)時(shí)，選擇合適的指令或指令序列，以盡量縮短程序代碼的長度及程序的運(yùn)行時(shí)間；,61,,8086/8088,微處理器,——,微處理器的時(shí)序,為什么要研究時(shí)序？？？,,對(duì)于學(xué)習(xí)各功能部件與系統(tǒng)總線的連接及硬件系統(tǒng)的調(diào)試，都十分有意義，因?yàn)?CPU,與存儲(chǔ)器、,I/O,端口協(xié)調(diào)工作時(shí)，存在一個(gè)時(shí)序上的配合問題；,,更好地處理微機(jī)用于過程控制及解決實(shí)時(shí)控制的題。,,62,,8086/8088,微處理器,——,微處理器的時(shí)序,幾個(gè)基本概念,,指令周期：,一條指令從其代碼被從內(nèi)存單元中取出到其所規(guī)定的操作執(zhí)行完畢，所用的時(shí)間，稱為相應(yīng)指令的指令周期。,

42、,,總線周期：,是指,CPU,與存儲(chǔ)器或外設(shè)進(jìn)行一次數(shù)據(jù)傳送所需要的時(shí)間。,,時(shí)鐘周期：,又稱為,T,狀態(tài)，是一個(gè)時(shí)鐘脈沖的重復(fù)周期，是,CPU,處理動(dòng)作的基本時(shí)間單位。它是由主頻來確定，如,8086,的主頻為,5MHz,，則一個(gè)時(shí)鐘周期為,200ns,。,63,,8086/8088,微處理器,——,微處理器的時(shí)序,幾個(gè)基本概念,,等待周期：,是在一個(gè)總線周期的,T,3,和,T,4,之間，,CPU,根據(jù),Ready,信號(hào)來確定是否插入,T,W,，插入幾個(gè),T,W,。,,空閑周期：,是指在二個(gè)總線周期之間的時(shí)間間隔,(,總線處在空閑狀態(tài),),。若為,3,個(gè)時(shí)鐘周期，則空閑周期為,3,個(gè),T,i,

43、。,,時(shí)鐘周期,(T),作為基本時(shí)間單位，一個(gè)等待周期,T,W,=T,；一個(gè)總線周期,通常,由四個(gè),T,組成，分別稱為,T,1,T,2,,T,3,,T,4,；一個(gè)指令周期由一到幾個(gè)總線周期組成。,,64,,8086/8088,微處理器,——,微處理器的時(shí)序,8086/8088,微機(jī)系統(tǒng)的主要操作,,系統(tǒng)的復(fù)位與啟動(dòng)操作；,,暫停操作；,,總線操作；（,I/O,讀,/,寫、存貯器讀,/,寫）,,中斷操作；,,最小模式下的總線保持；,,最大模式下的總線請(qǐng)求,/,允許。,65,,8086/8088,微處理器,——,微處理器的時(shí)序,典型的,8086/8088,總線周期序列,,,,,,,T1,狀態(tài)，發(fā)地

44、址信息,；,,T2,狀態(tài)，總線的高4位輸出狀態(tài)信息,；,,T3,狀態(tài)，高4位狀態(tài)信息，低16位數(shù)據(jù),信息；,,T3,之后，可能插入,T,W,；,在,T4,狀態(tài)完成傳送并結(jié)束。,66,,8086/8088,微處理器,——,微處理器的時(shí)序,典型的總線時(shí)序圖,——,最小模式下的讀周期時(shí)序,,T,1,T,2,T,3,T,4,CLK,M / IO,A,19,~A,16,/S,6,~S,3,AD,15,~AD,0,BHE/S,7,ALE,RD,DT/R,DEN,高,M,低,IO,A,19,~A,16,S,6,~S,3,地址輸出,DATA IN,67,,8086/8088,微處理器,——,微處理器的時(shí)序,典

45、型的總線時(shí)序圖,——,最小模式下的寫周期時(shí)序,68,,8086/8088,微處理器,——,微處理器的時(shí)序,典型的總線時(shí)序圖,——,最大模式下的讀周期時(shí)序,69,,8086/8088,微處理器,——,微處理器的時(shí)序,典型的總線時(shí)序圖,——,最大模式下的寫周期時(shí)序,70,,8086/8088,微處理器,——,微處理器的時(shí)序,典型的總線時(shí)序圖,——,系統(tǒng)復(fù)位時(shí)序,,,,,,,,,71,,8086/8088,微處理器,——,微處理器的時(shí)序,典型的總線時(shí)序圖,——,系統(tǒng)復(fù)位時(shí)序,,RESET,是外部引入,CPU,的信號(hào)，高電平有效，脈沖寬度不低于,4,個(gè)時(shí)鐘周期。每當(dāng),RESET,有效時(shí)，,CPU,便結(jié)

46、束當(dāng)前的操作，使系統(tǒng)回到初始狀態(tài)，即：,,(a),使所有的三態(tài)輸出線被置成高阻狀態(tài)，輸出控制信號(hào)失效；,,(b),除,CS=FFFFH,外,，指令隊(duì)列和其他所有的寄存器被清零；,,(,c)CPU,從,FFFF0H,單元讀取指令，執(zhí)行操作；,,(d),對(duì)系統(tǒng)進(jìn)行測試，引入,DOS,。,72,,8086/8088,微處理器,——,微處理器的時(shí)序,典型的總線時(shí)序圖,——,最小模式下的總線保持,利用,HOLD,和,HLDA,信號(hào)實(shí)現(xiàn)總線保持,73,,8086/8088,微處理器,——,微處理器的時(shí)序,典型的總線時(shí)序圖,——,最大模式下的總線請(qǐng)求,/,允許,74,,8086/8088,微處理器,——,微

47、處理器的時(shí)序,典型的總線時(shí)序圖,——,中斷響應(yīng)周期時(shí)序,75,,8086/8088,微處理器,——,微處理器的時(shí)序,要求,INTR,信號(hào)是一個(gè)高電平信號(hào)，并且維持兩個(gè),T,（時(shí)鐘周期），因?yàn)?CPU,在一條指令的最后一個(gè),T,采樣,INTR,，進(jìn)入中斷響應(yīng)后，它在第一個(gè)周期的仍需采樣,INTR,。,,在最小模式下，中斷應(yīng)答信號(hào)來自,8086,的引腳,INTA,，而在最大模式時(shí)，則是由總線控制器產(chǎn)生,INTA,信號(hào)。,,第一個(gè)總線周期通過用來通知外設(shè)，,CPU,準(zhǔn)備響應(yīng)中斷，第二個(gè)總線周期通過通知外設(shè)送中斷類型碼，該類型碼通過數(shù)據(jù)總線的低,8,位傳送，來自中斷源。,,在中斷響應(yīng)期間，為低，數(shù)據(jù),

48、/,地址線浮空，數(shù)據(jù),/,狀態(tài)線浮空。在兩個(gè)中斷響應(yīng)周期之間可安排,2,～,3,個(gè)空閑周期（,8086,）或沒有（,8088,）。,,,76,,8086/8088,微處理器,——,中斷操作,IF,中斷允許位僅控制可屏蔽硬件中斷,,中斷類型號(hào)*,4=,在中斷向量表的首地址,,軟件中斷可被硬件中斷所中斷，即實(shí)現(xiàn)中斷過程的嵌套類型號(hào)前,5,個(gè)為專用中斷，類型號(hào),5-31,為系統(tǒng)保留中斷，其余可為用戶所使用,,NMI,引腳上的中斷請(qǐng)求其優(yōu)先級(jí)是最高的！只要該引腳出現(xiàn)中斷請(qǐng)求，不管當(dāng)前,CPU,執(zhí)行任何操作，都會(huì)在執(zhí)行完當(dāng)前指令后響應(yīng)中斷！,77,,8086/8088,微處理器,——,中斷操作,中斷響應(yīng)

49、過程,,從數(shù)據(jù)總線上讀取中斷類型碼，并將其存入內(nèi)部寄存器；,,標(biāo)志寄存器的內(nèi)容壓入堆棧；,,將標(biāo)志寄存器中的標(biāo)志位,IF,、,TF,清零；,,保護(hù)斷點(diǎn)（即當(dāng)前所執(zhí)行程序的下一條指令的地址，包括,CS,和,IP,的值）；,,進(jìn)入中斷服務(wù)程序的入口，執(zhí)行中斷處理子程序。,78,,8086/8088,微處理器,——,中斷操作,中斷響應(yīng)過程說明,,處理可屏蔽中斷和非屏蔽中斷的兩點(diǎn)差別：判斷,IF=1,，讀取中斷類型號(hào)；,,TF=1,為一種專用中斷，只要,TF=1,當(dāng)前程序就進(jìn)入單步調(diào)試狀態(tài)；,,非屏蔽中斷和軟件中斷從上述步驟,2,）開始就是一樣的；,,硬件中斷的觸發(fā)方式：可屏蔽中斷是一個(gè)電平觸發(fā)方式，

50、并且必須維持到,CPU,響應(yīng)中斷才能撤銷；非屏蔽中斷是一個(gè)上升沿信號(hào)，并且在上升沿之后至少能夠保持兩個(gè)時(shí)鐘周期的高電平。,79,,8086/8088,微處理器,——,中斷操作,中斷處理子程序的步驟,,保護(hù)中斷現(xiàn)場（狀態(tài)位、存儲(chǔ)單元中數(shù)據(jù)），保護(hù)各寄存器的值；,,IF=1,，運(yùn)行級(jí)別較高級(jí)別中斷請(qǐng)求響應(yīng)；,,具體的中斷處理,——,核心工作；,,恢復(fù)中斷現(xiàn)場及各寄存器的值；,,中斷返回指令（執(zhí)行完,IP,、,CS,和標(biāo)志寄存器恢復(fù)到中斷前的狀態(tài)）,80,,8086/8088,微處理器,——,本章要點(diǎn),8086/8088,微處理器的結(jié)構(gòu)。,,8086/8088,微處理器的結(jié)構(gòu)特點(diǎn)，要求達(dá)到“識(shí)記”層

51、次。,,8086/8088,微處理器的寄存器結(jié)構(gòu)，要求達(dá)到“領(lǐng)會(huì)”層次。,,8086/8088,系統(tǒng)中的存儲(chǔ)器分段與物理地址的形成，要求達(dá)到“領(lǐng)會(huì)”層次。,81,,8086/8088,微處理器,——,本章要點(diǎn),8086/8088,微處理器的引腳功能和相關(guān)知識(shí)，要求達(dá)到“綜合應(yīng)用”層次。,,8086/8088,總線分時(shí)復(fù)用的特點(diǎn)。,,8086/8088,常用控制信號(hào)的功能，這些控制信號(hào)的應(yīng)用。,,8086/8088,存儲(chǔ)器的組織結(jié)構(gòu)，段地址偏移地址等概念的綜合應(yīng)用。,,8086/8088,兩種工作方式,——,最小方式與最大方式的區(qū)別。,82,,8086/8088,微處理器,——,本章要點(diǎn),8086/8088,微處理器的總線時(shí)序，要求達(dá)到“領(lǐng)會(huì)”層次。,,三種周期,——,指令周期、總線周期和時(shí)鐘周期的區(qū)別及聯(lián)系。,,8086/8088,幾種主要的總線周期時(shí)序圖，有關(guān)信號(hào)的時(shí)序關(guān)系。,,中斷操作和中斷處理子程序,83,,