《嵌入式硬件基礎(chǔ)》由會員分享，可在線閱讀，更多相關(guān)《嵌入式硬件基礎(chǔ)（63頁珍藏版）》請在裝配圖網(wǎng)上搜索。

1、,單擊此處編輯母版標題樣式,,單擊此處編輯母版文本樣式,,第二級,,第三級,,第四級,,第五級,,,*,,,,,,,單擊此處編輯母版標題樣式,,單擊此處編輯母版文本樣式,,第二級,,第三級,,第四級,,第五級,,,*,2,C H A P T E R,嵌入式硬件基礎(chǔ),,嵌入式系統(tǒng)硬件部分,嵌入式系統(tǒng)軟件部分,如人的大腦，決定了硬件的操作模式。通過良好的操作系統(tǒng)以及應(yīng)用程序，把硬件功能發(fā)揮到極至。,如人的手、腳、神經(jīng)等部位，決定了嵌入式系統(tǒng)的先天功能。如運算能力和I/O接口等。,,RISC和CISC,,馮·諾依曼體系結(jié)構(gòu)和哈佛體系結(jié)構(gòu),,流水線,,嵌入式微處理器體系結(jié)果,,總線,,高速

2、輸入輸出接口,,輸入輸出設(shè)備,,存儲器,嵌入式系統(tǒng)硬件基礎(chǔ),,,CISC和RISC,CISC：復(fù)雜指令集（Complex Instruction Set Computer）,,具有大量的指令和尋址方式，指令長度可變,,8/2原則：80%的程序只使用20%的指令,,大多數(shù)程序只使用少量的指令就能夠運行。,RISC：精簡指令集（Reduced Instruction Set Computer),,只包含最有用的指令，指令長度固定,,確保數(shù)據(jù)通道快速執(zhí)行每一條指令,,使CPU硬件結(jié)構(gòu)設(shè)計變得更為簡單,,CISC與RISC的數(shù)據(jù)通道,IF,ID,REG,ALU,MEM,開始,退出,IF,ID,ALU,

3、MEM,REG,微操作通道,開始,退出,單通數(shù)據(jù)通道,RISC：Load/Store結(jié)構(gòu),CISC：尋址方式復(fù)雜,,CISC的背景和特點,背景: 存儲資源緊缺, 強調(diào)編譯優(yōu)化,,增強指令功能，設(shè)置一些功能復(fù)雜的指令，把一些原來由軟件實現(xiàn)的、常用的功能改用硬件的（微程序）指令系統(tǒng)來實現(xiàn),,為節(jié)省存儲空間，強調(diào)高代碼密度，指令格式不固定，指令可長可短，操作數(shù)可多可少,,尋址方式復(fù)雜多樣，操作數(shù)可來自寄存器，也可來自存儲器,,采用微程序控制，執(zhí)行每條指令均需完成一個微指令序列,,CPI > ５，指令越復(fù)雜，CPI越大。,,CISC的主要缺點,指令使用頻度不均衡。,,高頻度使用的指令占據(jù)了絕大部分的

4、執(zhí)行時間，擴充的復(fù)雜指令往往是低頻度指令。,,大量復(fù)雜指令的控制邏輯不規(guī)整，不適于VLSI工藝,,VLSI的出現(xiàn)，使單芯片處理機希望采用規(guī)整的硬聯(lián)邏輯實現(xiàn)，而不希望用微程序，因為微程序的使用反而制約了速度提高。(微碼的存控速度比CPU慢5-10倍)。,,軟硬功能分配,,復(fù)雜指令增加硬件的復(fù)雜度，使指令執(zhí)行周期大大加長，直接訪存次數(shù)增多，數(shù)據(jù)重復(fù)利用率低。,,不利于先進指令級并行技術(shù)的采用,,流水線技術(shù),,RISC基本設(shè)計思想,減小CPI: CPUtime=Instr_Count * CPI * Clock_cycle,,精簡指令集：保留最基本的,去掉復(fù)雜、使用頻度不高的指令,,采用Load/S

5、tore結(jié)構(gòu)，有助于減少指令格式，統(tǒng)一存儲器訪問方式,,采用硬接線控制代替微程序控制,,RISC,:減少指令平均執(zhí)行周期數(shù),CPUtime=,Instr_Count *CPI * Clock_cycle,,IC,RISC,> IC,CISC,, 30%---40%,,CC,RISC,< CC,CISC,,CPI,RISC,< CPI,CISC,，,,20%,,超標量、超流水線、VLIW等系統(tǒng)結(jié)構(gòu)， 目標在于減小CPI， 可使CPI<1,,RISC的提出與發(fā)展,Load/Store結(jié)構(gòu)提出： CDC6600(1963)--CRAY1(1976),,RISC思想最早在IBM公司提出，但不叫R

6、ISC，IBM801處理器是公認體現(xiàn)RISC思想的機器。,,1980年，Berkeley的Patterson和Dizel提出RISC名詞，并研制了RISC-,?,?實驗樣機。,,1981年Stenford的Hennessy研制MIPS芯片。,,85年后推出商品化RISC: MIPS1(1986)和SPARC V1(1987),,,典型的高性能RISC處理器,SUN公司的SPARC(1987),,MIPS公司的SGI:MIPS(1986),,HP公司的PA-RISC,,,IBM, Motorola公司的PowerPC,,DEC、Compac公司的Alpha AXP,,IBM的RS6000(1

7、990)第一臺Superscalar RISC機,,,,,,CISC與RISC的對比,類別,CISC,RISC,指令系統(tǒng),指令數(shù)量很多,較少，通常少于100,執(zhí)行時間,有些指令執(zhí)行時間很長，如整塊的存儲器內(nèi)容拷貝；或?qū)⒍鄠€寄存器的內(nèi)容拷貝到存貯器,沒有較長執(zhí)行時間的指令,編碼長度,編碼長度可變，1-15字節(jié),編碼長度固定，通常為4個字節(jié),尋址方式,尋址方式多樣,簡單尋址,操作,可以對存儲器和寄存器進行算術(shù)和邏輯操作,只能對寄存器對行算術(shù)和邏輯操作，Load/Store體系結(jié)構(gòu),編譯,難以用優(yōu)化編譯器生成高效的目標代碼程序,采用優(yōu)化編譯技術(shù)，生成高效的目標代碼程序,,馮·諾依曼體系結(jié)構(gòu),,馮·諾

8、依曼體系結(jié)構(gòu),指令寄存器,控制器,數(shù)據(jù)通道,輸入,輸出,中央處理器,存儲器,程序,指令0,指令1,指令2,指令3,指令4,數(shù)據(jù),數(shù)據(jù)0,數(shù)據(jù)1,數(shù)據(jù)2,,哈佛體系結(jié)構(gòu),指令寄存器,控制器,數(shù)據(jù)通道,輸入,輸出,CPU,程序存儲器,指令0,指令1,指令2,數(shù)據(jù)存儲器,數(shù)據(jù)0,數(shù)據(jù)1,數(shù)據(jù)2,地址,指令,地址,數(shù)據(jù),,流水線技術(shù),流水線(Pipeline)技術(shù)：幾個指令可以并行執(zhí)行,,提高了,CPU,的運行效率,,內(nèi)部信息流要求通暢流動,譯碼,取指,執(zhí)行add,譯碼,取指,執(zhí)行sub,譯碼,取指,執(zhí)行cmp,時間,Add,Sub,Cmp,,指令流水線—以ARM為例,為增加處理器指令流的速度，ARM

9、7 系列使用3級流水線.,,允許多個操作同時處理，比逐條指令執(zhí)行要快。,,,,,,,,,PC指向正被取指的指令，而非正在執(zhí)行的指令,,Fetch,Decode,Execute,從存儲器中讀取指令,解碼指令,寄存器讀（從寄存器Bank）,,移位及ALU操作,,寄存器寫（到寄存器Bank ）,PC PC,PC - 4 PC-2,PC - 8 PC - 4,ARM Thumb,,最佳流水線,該例中用6個時鐘周期執(zhí)行了6條指令,,所有的操作都在寄存器中（單周期執(zhí)行）,,指令周期數(shù) (CPI) = 1,,操作,周期,1 2 3 4 5 6,ADD,SUB,MOV,AND,ORR

10、,EOR,CMP,RSB,Fetch,Decode,Execute,Fetch,Decode,Execute,Fetch,Decode,Execute,Fetch,Decode,Execute,Fetch,Decode,Execute,Decode,Execute,Fetch,Decode,Fetch,Fetch,,LDR 流水線舉例,該例中，用6周期執(zhí)行了4條指令,,指令周期數(shù) (CPI) = 1.5,,,周期,,操作,1 2 3 4 5 6,ADD,SUB,LDR,MOV,AND,ORR,Fetch,Decode,Execute,Fetch,Decode,Execute,Fetch,Dec

11、ode,Execute,Data,Writeback,Fetch,Decode,Execute,Fetch,Decode,Fetch,,分支流水線舉例,流水線被阻斷,,注意:內(nèi)核運行在ARM狀態(tài),周期,,1 2 3 4 5,,0x8000 BL,0x8004 X,0x8008 XX,0x8FEC ADD,0x8FF0 SUB,0x8FF4 MOV,地址,,操作,Fetch,Decode,Execute,Fetch,Decode,Execute,

12、Fetch,Decode,Fetch,Fetch,Decode,Execute,Linkret,Adjust,Fetch,Decode,Fetch,,超標量執(zhí)行,超標量(Superscalar)執(zhí)行：超標量CPU采用多條流水線結(jié)構(gòu),執(zhí)行1,取指,指令,譯碼2,譯碼1,執(zhí)行2,執(zhí)行1,取指,譯碼2,譯碼1,執(zhí)行2,流水線1,流水線2,數(shù)據(jù)回寫,,高速緩存（CACHE）,1、為什么采用高速緩存,,微處理器的時鐘頻率比內(nèi)存速度提高快得多，高速緩存可以提高內(nèi)存的平均性能。,,2、高速緩存的工作原理,,高速緩存是一種小型、快速的存儲器，它保存部分主存內(nèi)容的拷貝。,,CPU,,高速緩存控制器,,CACHE

13、,,,,主存,,,數(shù)據(jù),數(shù)據(jù),地址,,總線和總線橋,,CPU,,,低速設(shè)備,,,橋,,數(shù)據(jù),高速總線,,存儲器,,,高速設(shè)備,,,鍵盤,,低速總線,ARM公司提出的AMBA總線標準,,嵌入式處理器體系結(jié)構(gòu),按體系結(jié)構(gòu)的不同可分為五大類,,ARM,,MIPS,,POWER PC,,X86,,SH系列,,,ARM 公司的ARM RISC處理器,,ARM 7 Thumb 家族,,ARM 9 Thumb 家族,,ARM 10 Thumb 家族,,ARM 11 Thumb 家族,,,Intel StrongARM,StrongARM 110,,StrongARM 1100,,StrongARM 1110

14、,,StrongARM 1111,,INTEL的Xscale架構(gòu)處理器,基于,ARM V5TE,體系結(jié)構(gòu),,兼容,ARM V5TE ISA,指令集（不支持浮點指令集）,,在處理器內(nèi)核周圍提供了,,指令和數(shù)據(jù)存儲器管理單元,,指令、數(shù)據(jù)和微小數(shù)據(jù)緩存,,寫緩沖、掛起緩沖和分支目標緩沖器,,電源管理,,性能監(jiān)控,,調(diào)試,,JTAG,單元以及協(xié)處理器接口,,MAC,協(xié)處理器,,內(nèi)核存儲總線,,MIPS,從1986年推出R2000處理器以來，MIPS陸續(xù)推出R3000、R4000、R8000等。,,之后,MIPS公司的戰(zhàn)略發(fā)生變化，把重點放在嵌入式系統(tǒng)。,,1999年，MIPS公司發(fā)布了MIPS32和

15、MIPS64體系結(jié)構(gòu)標準，集成了原來所有的MIPS指令集，并且增加了許多更強大的功能。,,此后MIPS公司又陸續(xù)開發(fā)了高性能、低功耗的32位和64位處理器內(nèi)核。,,MIPS RISC,,MIPS,在MIPS的32位內(nèi)核中,,4K系列對應(yīng)于SOC應(yīng)用設(shè)計；,,M4K系列內(nèi)核是為在下一代消費電子、網(wǎng)絡(luò)、寬帶應(yīng)用中越來越受歡迎的多CPU SOC所設(shè)計；,,4KE系列具有目前32位通用嵌入式處理器中最高的DMIPS/MHz性能指標；,,4KS系列由于采用了特殊的SmartMIPS體系結(jié)構(gòu)，特別適用于需要安全數(shù)據(jù)傳輸?shù)念I(lǐng)域，比如網(wǎng)絡(luò)、智能卡等；,,5K和20Kc系列屬于MIPS的64位內(nèi)核,,5K能提供

16、1.4DMIPS/MHz的性能以及最低350MHz的運行速率。,,20Kc是當今最快的可授權(quán)嵌入式處理器內(nèi)核。一般運行在600MHz，具有7段流水線的20Kc內(nèi)核，能提供1.2GFLOPS的峰值浮點運算能力。,,MIPS,在嵌入式處理器市場中，基于MIPS內(nèi)核的處理器占據(jù)了相當大的數(shù)量,,2002年，一共付運了8700萬片采用MIPS內(nèi)核的嵌入式處理器，份額僅次于ARM位居全球第二。,,在目前快速增長的比如Cable Modem、DSL Modem、DVD錄像機等領(lǐng)域內(nèi)，MIPS的市場份額位居第一。,,MIPS的合作伙伴包括了AMD，IDT，NEC，TI，SONY等眾多廠商,,PowerPC體

17、系結(jié)構(gòu),Motorola半導(dǎo)體（現(xiàn)Freescale半導(dǎo)體）聯(lián)合IBM以及蘋果電腦,,IBM,,PowerPC750,,PowerPCG3,,Motorola,,MPC,,MC,,,,X86體系結(jié)構(gòu),Intel X86體系結(jié)構(gòu),,AMD最新的X86體系結(jié)構(gòu)嵌入式處理器產(chǎn)品為Geode 系列處理器,,CISC指令集,,SH體系結(jié)構(gòu),SH(SuperH)系列是由前日立半導(dǎo)體公司（現(xiàn)Renesas公司）推出的嵌入式處理器,,SH系列的CPU指令格式是固定的，只有一個字長，絕大多數(shù)指令是單周期完成的，即使是復(fù)雜的乘加指令也僅需2個時鐘周期,,為了克服內(nèi)存訪問的瓶頸，SH的CPU簡化尋址方式，采用Loa

18、d/Store(裝載/存儲)結(jié)構(gòu)，并且在片內(nèi)設(shè)置高速緩存，以減少訪問內(nèi)存的時間,,1999年底，SH系列累計生產(chǎn)達1.18億片。,,SH系列投入市場后，用量最多的是工業(yè)，占總量的36%，第二位是辦公自動化，占總量的26%；第三位是消費領(lǐng)域；再其次的是通信領(lǐng)域。,,此外，汽車導(dǎo)航、定位、控制系統(tǒng)，也是SH系列不小的一個市場。,,在美國，SH系列占有較大的市場份額,,型號,,SH1-4（32位）,,SH5(64位),,總線,總線的主要參數(shù)有,,總線的帶寬,,總線的位寬,,總線的工作時鐘頻率,,,總線機制,微處理器（CPU）是嵌入式系統(tǒng)硬件平臺的核心構(gòu)件，但不是全部。按照馮·諾依曼體系結(jié)構(gòu)思想，計算

19、機的硬件是由CPU、存儲器和I/O設(shè)備三部分組成的?？偩€是把CPU與存儲器、I/O設(shè)備相連接的信息通道，但總線并不僅僅指的是一束信號線，而應(yīng)包含相應(yīng)的通信協(xié)議。按照使用場合的不同，總線分成芯片級總線（CPU總線）、板卡級總線（內(nèi)總線）和系統(tǒng)級總線（外總線）。,,ISA,IBM 公司于1981 年推出的基于8 位機PC/XT 的總線，稱為,PC,,總線,。,,IBM 公司于1984 年推出了16 位PC 機PC/AT，其總線稱為,AT 總線,。然而IBM 公司從未公布過他們的AT總線規(guī)格。,,由Intel 公司，IEEE 和EISA 集團聯(lián)合開發(fā)了與IBM/AT 原裝機總線意義相近的,ISA 總

20、線,，即8/16 位的“工業(yè)標準結(jié)構(gòu)”(ISA-Industry Standard Architecture)總線。,,6.66MHZ至26.66MHZ,，典型8MHz,,EISA總線，32位,,PCI,1991 年下半年，Intel 公司首先提出了PCI 的概念。,,Intel聯(lián)合IBM、Compaq、AST、HP、DEC 等100 多家公司成立了PCI 集團，其英文全稱為：Peripheral Component Interconnect Special Interest Group(外圍部件互連專業(yè)組)，簡稱PCISIG。,,93年發(fā)布PCI2.0，32位，33MHz。5個以上PCI插槽

21、,,AGP（圖形加速處理）,,90年代后期，PCI-X，64位/66MHz,,,CPCI,CPCI（Compact PCI）,,PICMG協(xié)會于1994提出來的一種總線接口標準，面向嵌入式設(shè)備,,解決了VME與PCI總線不兼容問題，與PCI完全兼容,,高可靠性（99.999%）、低價位,,熱插拔（hot swap）,,PC104,PC104是一種專門為嵌入式控制而定義的工業(yè)控制總線，實質(zhì)上就是一種緊湊型的IEEE-P996（ISA）。,,PC104 有兩個版本，8 位和16 位，分別與PC 和PC/AT 相對應(yīng)。PC104PLUS 則與PCI總線相對應(yīng)。,,,I,2,C,PHILIPS 開發(fā)了

22、一種用于內(nèi)部IC控制的簡單的雙向兩線串行總線I,2,C(Inter-Integrated Circuit ),,最高速率100Kbps，25英尺，最多可支持40個設(shè)備,,數(shù)據(jù)線,時鐘線,,CAN（,Controller Area Network,）,80年代末，由德國Bosch公司最先提出,,被設(shè)計作為汽車環(huán)境中的微控制器通訊，在車載各電子控制裝置ECU 之間交換信息，形成汽車電子控制網(wǎng)絡(luò)。,,發(fā)動機管理系統(tǒng)、變速箱控制器、儀表裝備、電子主干系統(tǒng)中，均嵌入CAN 控制裝置。,,使用CSMA/CD協(xié)議,,40米以內(nèi)，1Mbps；10Km，5Kbps；理論上可以支持無限多個設(shè)備,,可靠性高，誤碼率

23、為10,-11,,抗電磁干擾性強,,高速輸入與輸出接口,IrDA/FastIrDA（Infrared Data Association ）,,紅外線發(fā)光二極管,,發(fā)射,,硅晶PIN光檢二極管,,接受,,控制電路,,IrDA 1.0和1.1裝置的通訊距離可達1公尺，誤碼率為10,-9,，光源外圍的最大亮度為10klux （勒克斯）,,,紅外傳輸特點,距離,,小于一米,,低速,,9.6~115K bps,,高速,,1~4M bps,,工業(yè)高速,,16M bps,,Bluetooth 接口,,功耗低,,100M，100mW,,10M，2.5mW,,1M，1mW,,2.4-2.4835 GHz (使用

24、ISM頻段),,優(yōu)勢: 世界范圍內(nèi)可用,,劣勢: 與IEEE 802.11b產(chǎn)品相互干擾,,聲音和數(shù)據(jù)傳輸，總帶寬為,1Mbps,,成本低,,低于US$5/藍牙芯片,,藍牙和紅外線的比較：,,籃牙接口,紅外接口,傳輸距離,10米,1米,傳輸特性,可以以任何角度傳輸,只能在一定角度(15度)內(nèi)進行傳輸,安全機制,具有完整安全機制,安全性底,移動性,可以在嵌入式系統(tǒng)移動時進行傳輸,需要在靜止狀態(tài)下進行傳輸,傳輸速率,,1Mbps,4Mbps,價格,5美元,1～2美元,,USB（,Universal Serial Bus,）,IBM、Compaq、Nortel、NEC、 Intel以及Microso

25、ft聯(lián)合,,距離<5 米，Hub<30米,,樹拓撲結(jié)構(gòu)，127個點，4線（2根電源線，2根數(shù)據(jù)線）,,低速 USB1.1，1.5 M bps,,USB 2.0 速率高達480Mbps,,支持熱插拔和即插即用,,Ethernet/Fast Ethernet,802.3,,10M/100M Ethernet,,100m，RJ45接口,,MAC層協(xié)議,,CSMA/CD,,IEEE1394,起源于APPLE公司1986年提出的FireWire,,MPU與多媒體設(shè)備連接接口,,20~400M bps，高速串行總線,,P1394b 1.6Gbps, 100米,,支持63個器件，長度<4.5米,,熱插拔，

26、即插即用,,Sony：iLink；TI：Lynx,,Apple：FireWire,,,LCD顯示器,Liquid Crystal Display，液晶顯示器,,液晶介于固態(tài)和液態(tài),,液晶棒狀分子在外加電場的作用下排列狀態(tài)發(fā)生變化，使得通過液晶顯示器件的光被調(diào)制，從而在顯示屏上呈現(xiàn)出不同顏色。每個顯示象素都可以單獨被電場控制。,,適用于低壓、微功耗電路,,,段式液晶,,常見段式液晶的每字為8 段組成，即8 字和一點，只能顯示數(shù)字和部分字母。,,字符型液晶,,字符型液晶是用于顯示字符和數(shù)字的,,圖形點陣式液晶,,又將其分為TN、STN（DSTN）、TFT 等幾類,LCD顯示器類型,,,觸摸屏,嵌入

27、式系統(tǒng)中的觸摸屏分為電阻式、電容式和電感式三種,,其中電阻式觸摸屏最為常用,,電阻觸摸屏的工作部分一般由三部分組成，兩層透明的阻性導(dǎo)體層、兩層導(dǎo)體之間的隔離層、電極,,觸摸屏工作時，上下導(dǎo)體層相當于電阻網(wǎng)絡(luò)，當某一層電極加上電壓時，會在該網(wǎng)絡(luò)上形成電壓梯度。,,如有外力使得上下兩層在某一點接觸，則在電極未加電壓的另一層可以測得接觸點處的電壓，從而知道接觸點處的坐標。,,電容式觸摸屏,電容式觸摸屏是一塊四層復(fù)合玻璃屏，玻璃屏的內(nèi)表面和夾層各涂一層ITO （氧化銦錫） ，四個角引出四個電極 。,,當用戶觸摸電容屏時，由于人體電場，用戶手指和工作面形成一個耦合電容，,,因為工作面上接有高頻信號，于是

28、手指會吸收一個很小的電流，這個電流分別從屏的四個角上的電極中流出，,,理論上流經(jīng)四個電極的電流與手指頭到四角的距離成比例，控制器通過對四個電流比例的精密計算，得出位置,,電感式觸摸屏,電感式觸摸屏的工作原理是在觸摸筆中安裝LC 諧振線圈,,通過改變與安裝有激勵線圈及感應(yīng)線圈的觸摸屏之間的空間距離，使電磁場發(fā)生變化從而計算出觸點的位置,,存儲器系統(tǒng),寄存器,高速緩存SRAM,主存儲器DRAM,本地存儲器 Flash、ROM、磁盤,網(wǎng)絡(luò)存儲器 Flash、ROM、磁盤,時鐘周期,0,1—10,50—100,20000000,分層結(jié)構(gòu),,存儲器種類,RAM：隨機存取存儲器， SRAM

29、：靜態(tài)隨機存儲器， DRAM：動態(tài)隨機存儲器,,1）SRAM比DRAM快,,2）SRAM比DRAM耗電多,,3）DRAM存儲密度比SRAM高得多,,4）DRM需要周期性刷新,,ROM：只讀存儲器,,EPROM,,EEPROM,,FLASH：閃存,,閃速存儲器(FLASH),相對傳統(tǒng)的EPROM芯片，這種芯片可以用電氣的方法快速地擦寫,,由于快擦寫存儲器不需要存儲電容器，故其集成度更高，制造成本低于DRAM,,它使用方便，既具有SRAM讀寫的靈活性和較快的訪問速度，又具有ROM在斷電后可不丟失信息的特點，所以快擦寫存儲器技術(shù)發(fā)展十分迅速,,NOR技術(shù),NOR技術(shù)閃速存儲器是最早出現(xiàn)的Flash

30、Memory，目前仍是多數(shù)供應(yīng)商支持的技術(shù)架構(gòu)，它源于傳統(tǒng)的EPROM器件。,,與其它Flash Memory技術(shù)相比，具有可靠性高、隨機讀取速度快的優(yōu)勢。,,在擦除和編程操作較少而直接執(zhí)行代碼的場合，尤其是代碼（指令）存儲的應(yīng)用中廣泛使用。,,由于NOR技術(shù)Flash Memory的擦除和編程速度較慢，而塊尺寸又較大，因此擦除和編程操作所花費的時間很長，在純數(shù)據(jù)存儲和文件存儲的應(yīng)用中，NOR技術(shù)顯得力不從心。,,NAND技術(shù),NAND技術(shù) Flash Memory具有以下特點：,,以頁為單位進行讀和編程操作，1頁為256或512字節(jié)；以塊為單位進行擦除操作，1塊為4K、8K或16K字節(jié)。具有

31、快編程和快擦除的功能，其塊擦除時間是2ms；而NOR技術(shù)的塊擦除時間達到幾百ms。,,數(shù)據(jù)、地址采用同一總線，實現(xiàn)串行讀取。隨機讀取速度慢且不能按字節(jié)隨機編程。,,芯片尺寸小，引腳少，是位成本(bit cost)最低的固態(tài)存儲器，突破了每兆字節(jié)1元的價格限制。,,芯片包含有失效塊，其數(shù)目最大可達到3~35塊（取決于存儲器密度）。失效塊不會影響有效塊的性能，但設(shè)計者需要將失效塊在地址映射表中屏蔽起來。,,基于NAND的存儲器可以取代硬盤或其它塊設(shè)備。,,常見的存儲器擴充裝置,CF擴充裝Compact Flash,,所有Windows CE 支持,,常見的存儲器擴充裝置,SD擴充裝置（Secure Digital）,,Panasonic Scandisk Toshiba,,常見的存儲器擴充裝置,Memory Stick,,Sony,,