《電工學(xué)第14章 門(mén)電路和組合邏輯電路》由會(huì)員分享，可在線閱讀，更多相關(guān)《電工學(xué)第14章 門(mén)電路和組合邏輯電路（72頁(yè)珍藏版）》請(qǐng)?jiān)谘b配圖網(wǎng)上搜索。

1、單擊此處編輯母版標(biāo)題樣式,,單擊此處編輯母版文本樣式,,第二級(jí),,第三級(jí),,第四級(jí),,第五級(jí),,第14章 門(mén)電路和組合邏輯電路,,14.1 邏輯代數(shù),,14.2 根本門(mén)電路及其組合,,14.3 組合邏輯電路的分析與設(shè)計(jì),,14.4 常用組合邏輯電路,模擬電路與數(shù)字電路的區(qū)別,模擬信號(hào)：,在時(shí)間上和數(shù)值上連續(xù)的信號(hào)。,數(shù)字信號(hào)：在時(shí)間上和數(shù)值上不連續(xù)的〔即離散的〕信號(hào)。,u,u,模擬信號(hào)波形,數(shù)字信號(hào)波形,t,t,對(duì)模擬信號(hào)進(jìn)行傳輸、處理的電子線路稱(chēng)為模擬電路。,對(duì)數(shù)字信號(hào)進(jìn)行傳輸、處理的電子線路稱(chēng)為數(shù)字電路。,〔1〕工作信號(hào)是二進(jìn)制的數(shù)字信號(hào)，在時(shí)間上和數(shù)值上是離散的〔不連續(xù)〕，反映在

2、電路上就是低電平和高電平兩種狀態(tài)〔即0和1兩個(gè)邏輯值〕。,,〔2〕在數(shù)字電路中，研究的主要問(wèn)題是電路的邏輯功能，即輸入信號(hào)的狀態(tài)和輸出信號(hào)的狀態(tài)之間的邏輯關(guān)系。,,〔3〕對(duì)組成數(shù)字電路的元器件的精度要求不高，只要在工作時(shí)能夠可靠地區(qū)分0和1兩種狀態(tài)即可。,數(shù)字電路的特點(diǎn),〔1〕便于集成與系列化生產(chǎn)，本錢(qián)低廉，使用方便；,,〔2〕工作準(zhǔn)確可靠，精度高，搞干擾能力強(qiáng)。,,〔3〕不僅能完成數(shù)值計(jì)算，還能完成邏輯運(yùn)算和,,判斷，運(yùn)算速度快，保密性強(qiáng)。,,〔4〕維修方便，故障的識(shí)別和判斷較為容易。,數(shù)字電路的優(yōu)點(diǎn),數(shù)字電路的優(yōu)越性能使其得到廣泛的應(yīng)用和迅猛的開(kāi)展。數(shù)字電路不僅在計(jì)算機(jī)、通信技術(shù)中應(yīng)用廣泛

3、，而且在醫(yī)療、檢測(cè)、控制、自動(dòng)化生產(chǎn)線以及人們的日常生活中，也都產(chǎn)生了越來(lái)越深刻的影響。,14.1,邏輯代數(shù),邏輯代數(shù)運(yùn)算規(guī)那么,,邏輯代數(shù)又稱(chēng)布爾代數(shù)，是分析與設(shè)計(jì)邏輯電路的工具。邏輯代數(shù)表示的是邏輯關(guān)系，它的變量取值只有,1,和,0,，表示兩個(gè)相反的邏輯關(guān)系。,根本運(yùn)算有： 乘〔與〕運(yùn)算、加〔或〕運(yùn)算、求反〔非〕運(yùn)算。,1.根本運(yùn)算規(guī)那么,,A,?,A,=0 ,,A ? A=A , A=A,A,+0=,A,,,A,+1=1 ,,A,? 0=0,A,? 1=,A,,,A+A,=1 ,,A+A=A,2.邏輯代數(shù)的根本定律,交換律：,A+B=B+A , A ? B=B ? A,

4、,結(jié)合律：,A+(B+C)=(A+B)+C,,A ? (B ? C)=(A ? B) ? C,,A ? B=A+B,，,A+B=A,? B,吸收定律：,A+AB=A+B ,,A+AB=A,反演定理：,分配律：,A(B+C)=A ? B+A ? C,,A+B ? C=(A+B) ? (A+C),[例題1.2.1] 證明,AB+AC+BC=AB+AC,解：,AB+AC+BC=AB+AC+(A+A)BC,,=,AB,+,AC,+,ABC,+,ABC,=,AB+ABC+AC+ABC,=AB(1+C)+A(C+BC),=AB+AC,2,,邏輯函數(shù)的表示方法,邏輯式：,用基本運(yùn)算符號(hào)列出輸入、輸出變

5、量間,,的邏輯代數(shù)式,邏輯狀態(tài)表,：列出輸入、輸出變量的所有邏輯狀態(tài),,卡諾圖：,與變量的最小項(xiàng)對(duì)應(yīng)的按一定規(guī)則排列,,的方格圖,用邏輯符號(hào)表示輸入、輸出變量間的邏輯關(guān)系,邏輯圖：,,最小項(xiàng)是指所有輸入變量各種組合的乘積項(xiàng)，輸入變量包括原變量和反變量。例如，二變量,A,，B,的最小項(xiàng)有四項(xiàng)：,AB，AB, AB, AB,;,三變量的最小項(xiàng)有八項(xiàng); 依此類(lèi)推，,n,,變量的最小項(xiàng)有2,n,,項(xiàng),設(shè)一個(gè)三輸入變量的偶數(shù)判別電路，輸入變量為,A，B，C,，輸出變量為,F,。當(dāng)輸入變量中有偶數(shù)個(gè)1時(shí)，,F,=1；有奇數(shù)個(gè)1時(shí)，,F,=0。試用不同的邏輯函數(shù)表示法來(lái)表示。,,[例1.3.1],輸

6、 入,輸 出,A B C,F,,,0 0 0 1,,0 0 1 0,0 1 0 0,0 1 1 1,1 0 0 0,1 0 1 1,1 1 0 1,1 1 1 0,,三個(gè)輸入變量的最小項(xiàng)有 2,3,= 8個(gè)，即有8 個(gè)組合狀態(tài)，將這 8 個(gè)組合狀態(tài)的輸入，輸出變量都列出來(lái)，就構(gòu)成了邏輯狀態(tài)表，如表所示。,解：,( 1,,),邏輯狀態(tài)表,,把邏輯狀態(tài)表中的輸入，輸出變量寫(xiě)成,與—或,

7、形式的邏輯表達(dá)式，將,F,=,1,的各狀態(tài)表示成全部輸入變量的,與函數(shù),，并將總輸出表示成這些,與,項(xiàng)的,或函數(shù),，即邏輯表達(dá)式：,F =A B C + A B C + A B C + A B C,輸 入,輸 出,A B C,F,,0 0 0 1,,0 0 1 0,0 1 0 0,0 1 1 1,1 0 0 0,1 0 1 1,1 1 0 1,1 1 1 0,( 2 ),,邏輯表達(dá)式,,假設(shè)

8、將邏輯表達(dá)式中的邏輯運(yùn)算關(guān)系用相應(yīng)的圖形符號(hào)和連線表示，那么構(gòu)成邏輯圖。,A,B,C,A,B,C,A,B,C,F,1,1,1,&,&,&,&,＞1,假設(shè)將邏輯狀態(tài)表按一定規(guī)那么行列式化那么構(gòu)成圖以下圖所示。,,A,B,C,0,1,01,11,10,00,,1,0,0,1,0,1,1,,0,(卡諾圖內(nèi)容見(jiàn) 后面〕,( 3 ),,邏輯圖,( 4 ),卡諾圖,邏輯函數(shù)的化簡(jiǎn)通常有以下兩種方法：,1. 應(yīng)用運(yùn)算法那么化簡(jiǎn),*2. 應(yīng)用卡諾圖化簡(jiǎn),3,邏輯函數(shù)的化簡(jiǎn)法,〔1〕應(yīng)用運(yùn)算法那么化簡(jiǎn),化簡(jiǎn)邏輯式子應(yīng)用較多的公式：,,A,+1=1 ,,AA=,0,,,A+A,=1 ,,A+A=A,,,,A A

9、=A , A=A,A B=A+B,A+B=A,B,A+AB=A,解,：,Y=AB,(1+,C+D+E,),=,AB,=(,AB,+A,)+,B,=,A+B,,利用,A,+,1,=,1,,運(yùn)算法則,！,解,：,Y=AB+A B,=,AB+A+B,,利用,AB=A,+B,,運(yùn)算法則,！,,利用,A,+,A,B=,A,,運(yùn)算法則,！,化簡(jiǎn),Y,=,AB+ABC+AB,(,D+E,),[例題1.3.2],化簡(jiǎn),Y=AB A B,[例題1.3.3],*〔2〕卡諾圖的表示及其化簡(jiǎn),任何一個(gè)邏輯函數(shù)都可以表示為假設(shè)干最小項(xiàng)之和的形式,二到五變量最小項(xiàng)的卡諾圖,A B,,,m,0,,1,0,1,0,,

10、A,B,A B,,,m,0,,A B,,,m,3,,A B,,,m,2,,A B,,,m,1,,A,BC,0,1,01,11,10,00,m,0,m,1,m,4,m,5,m,2,m,6,m,3,m,7,二變量卡諾圖,三變量卡諾圖,,m,0,m,1,m,2,m,4,m,5,m,6,m,8,m,9,m,10,m,11,m,15,m,7,m,3,m,12,m,13,m,14,AB,CD,00 01 11 10,00,01,11,10,四變量卡諾圖,m,2,m,24,CDE,AB,m,0,m,1,m,3,m,6,m,7,m,5,m,4,m,8,m,9,m,11,m,10,m,2,m,14,m,15,

11、m,13,m,12,m,25,m,26,m,27,m,30,m,31,m,29,m,28,m,16,m,24,m,17,m,19,m,18,m,22,m,23,m,21,m,20,五變量卡諾圖,卡諾圖的表示：,化簡(jiǎn)步驟：,●,,將函數(shù)化為最小項(xiàng)之和的形式,●,,畫(huà)出表示該邏輯函數(shù)的卡諾圖,●,,找出可以合并的最小項(xiàng),●,,選取化簡(jiǎn)后的乘積項(xiàng),選取原那么是：,●,,這些乘積項(xiàng)應(yīng)包含函數(shù)式中所有的最小項(xiàng),●,,所用的乘積項(xiàng)數(shù)目最少,●,,每個(gè)乘積項(xiàng)包含的因子最少,卡諾圖化簡(jiǎn),解：,●,畫(huà)出函數(shù)Y的卡諾圖,BC,A,00 01 11 10,0,1,對(duì)應(yīng),,AC,,項(xiàng),：,,因?yàn)?

12、AC = A（ B + B）C,,= A B C + A B C,所填入項(xiàng)應(yīng)是,,A B C A B C,即 m,4,m,6,為,1,1,1,對(duì)應(yīng),A C,項(xiàng)： m,1,m,3,為,1,1,1,對(duì)應(yīng),B C,項(xiàng)： m,2,m,6,為,1,1,對(duì)應(yīng),B C,項(xiàng)： m,1,m,5,為,1,0,0,●,找出合并最小項(xiàng),1,●,選取化簡(jiǎn)乘積項(xiàng),AC,BC,AB,●,Y = AC+BC+AB,注意：找出合并最小項(xiàng)的方案會(huì),,有多種,用卡諾圖化簡(jiǎn)法將下式化簡(jiǎn)為最簡(jiǎn)與,—,,或函數(shù)式,Y = AC + AC + BC + BC,,[例題1.3.4],14.2 根本門(mén)電路及其組合,1. “

13、與〞門(mén)電路,當(dāng)決定某事件的全部條件同時(shí)具備時(shí)，結(jié)果才會(huì)發(fā)生，這種因果關(guān)系叫做“與〞邏輯，也稱(chēng)為邏輯乘。,〔1〕 “與〞邏輯關(guān)系,F=AB,與,邏輯功能：,有0出0，全1出1,。,“與〞 門(mén)真值表,“與〞門(mén)電路圖符號(hào),一個(gè)“與〞門(mén)的輸入端至少為兩個(gè)，輸出端只有一個(gè)。,〔2〕實(shí)現(xiàn)與邏輯關(guān)系的電路稱(chēng)為與門(mén)。,“與〞邏輯〔邏輯乘〕的運(yùn)算規(guī)那么,與門(mén)的輸入端可以有多個(gè)。以下圖為一個(gè)三輸入與門(mén)電路的輸入信號(hào)A、B、C和輸出信號(hào)F的波形圖。,A,B,C,F,有0出0,有0出0,全1出1,2. “或〞門(mén)電路,當(dāng)某事件發(fā)生的全部條件中至少有一個(gè)條件滿(mǎn)足時(shí)，事件必然發(fā)生，當(dāng)全部條件都不滿(mǎn)足時(shí)，事件決不會(huì)發(fā)生，這種

14、因果關(guān)系叫做“或〞邏輯，也稱(chēng)為邏輯加。,〔1〕 “或〞邏輯關(guān)系,F=A+B,或,邏輯功能：,有1出1，全0出0,。,〔2〕實(shí)現(xiàn)或邏輯關(guān)系的電路稱(chēng)為或門(mén)。,“或〞 門(mén)真值表,“或〞門(mén)電路圖符號(hào),一個(gè)“或〞門(mén)的輸入端也是至少兩個(gè)，輸出端只有一個(gè)。,“或〞邏輯〔邏輯加〕的運(yùn)算規(guī)那么,或門(mén)的輸入端也可以有多個(gè)。以下圖為一個(gè)三輸入或門(mén)電路的輸入信號(hào)A、B、C和輸出信號(hào)F的波形圖。,A,B,C,F,全0出0,全0出0,有1出1,3. “非〞門(mén)電路,當(dāng)某事件相關(guān)的條件不滿(mǎn)足時(shí)，事件必然發(fā)生；當(dāng)條件滿(mǎn)足時(shí)，事件決不會(huì)發(fā)生，這種因果關(guān)系叫做“非〞邏輯。,〔1〕 “非〞邏輯關(guān)系,非,邏輯功能：,給1出0，給0出1

15、,。,F=A,輸入A為高電平1(3V)時(shí)，三極管飽和導(dǎo)通，輸出F為低電平0〔0V)；輸入A為低電平0(0V)時(shí)，三極管截止，輸出F為高電平1〔3V)。,邏輯非〔邏輯反〕的運(yùn)算規(guī)那么,“非〞 門(mén)真值表,一個(gè)“非〞門(mén)的輸入端只有1個(gè)，輸出端只有一個(gè)。,復(fù)合門(mén)電路,將與門(mén)、或門(mén)、非門(mén)組合起來(lái)，可以構(gòu)成多種復(fù)合門(mén)電路。,由與門(mén)和非門(mén)構(gòu)成與非門(mén),1.,與非門(mén),與非門(mén)的邏輯功能：,有0出1；全1出0。,與非門(mén)真值表,內(nèi)含4個(gè)兩輸入端的與非門(mén)，,,電源線及地線公用。,內(nèi)含兩個(gè)4輸入端的與非門(mén)，,,電源線及地線公用。,由或門(mén)和非門(mén)構(gòu)成,或非門(mén),或非門(mén)的邏輯功能：,全0出1；有1出0。,或非門(mén)真值表,2. 或,

16、非門(mén),3. 與或,非門(mén),異或門(mén)和同或門(mén)的,邏輯圖符號(hào),異或門(mén)功能：,相異出1；相同出0。,異或門(mén)真值表,4. 異或,門(mén),同或門(mén)真值表,同或門(mén)功能：,相同出1；相異出0。,5. 同或,門(mén),“與” 門(mén),A,B,F,＆,F = A B,“與非”門(mén),F,A,B,＆,F = A B,“或非”門(mén),A,B,F,≥1,F = A + B,“或” 門(mén),A,B,≥1,F,F = A+B,“非” 門(mén),1,F,A,F = A,名稱(chēng),圖形符號(hào),邏輯表達(dá)式,功能說(shuō)明,輸入全,1,，輸出為,1,,輸入有,0,，輸出為,0,輸入有,1,，輸出為,1,,輸入全,0,，輸出為,0,輸入為,1,，輸出為,0,,輸入為,0,，輸出

17、為,1,輸入全,1,，輸出為,0,,輸入有,0,，輸出為,1,輸入有,1,，輸出為,0,,輸入全,0,，輸出為,1,復(fù)習(xí)根本門(mén)電路,A,B,C,R,1,,3k,Ω,R,2,,750,Ω,R,4,,100,Ω,R,3,,360,Ω,R,5,,3k,Ω,T,2,T,5,T,3,T,4,F,+5V,T,1,B,2,B,1,TTL,門(mén)電路,多發(fā)射極晶體管,T,1,,的等效電路,A,B,C,R,1,+5V,B,1,B,2,〔1〕TTL與非門(mén)電路,R,1,T,1,R,2,R,4,R,3,R,5,T,2,T,3,T,4,T,5,A,B,C,+5V,F,B,1,B,2,A,+5V,B,C,R,1,工作原理,設(shè)

18、,：,A,=,0,,B,=,1,,C,=,1,,0.3V,3.6V,3.6V,那么： VA = 0.3V,,VB1 = 0.3+0.7,,=1V,V,B2,= 0.3V,所以,：T,2,、 T,5,截止,T,3,、 T,4,,導(dǎo)通,結(jié)果,：,V,F,,=,5,－,U,BE3,－,U,BE4,,,,?,,5－0.7－0.7,,=,3.6V,,拉電流,,1V,0.3V,,,D,A,導(dǎo)通,！,F,=,1,+5V,A,B,C,T,1,R,1,R,2,R,4,R,3,R,5,T,2,T,3,T,4,T,5,F,V,B,1,B,2,+5V,+5V,R,1,B,1,B,2,A,B,C,V,B3,3.6V,3

19、.6V,3.6V,,,,設(shè),：,A = B = C,=,1,,即,：,V,A,=,V,B,=,,V,C,=3.6V,V,F,= 0.3V ，,F,= 0,V,F,=0.3V,V,B3,=,U,CE2,+,U,BE5,=0.3+0.7=1V,1V,T,3,,導(dǎo)通,， T,4,,截止,灌電流,那么：T2 T5 飽和,D,A 、,D,B 、,D,C,截 止,！,T,1,集電結(jié)正偏,輸入懸空時(shí)相當(dāng)于,1,結(jié)論：1.輸入不全為,1,時(shí)，輸出為,1,,2.輸入全為,1,時(shí)，輸出為,0,符合與非門(mén)的邏輯關(guān)系,與非門(mén)邏輯狀態(tài)表,C B A F,0 0 0

20、 1,,0 0 1 1,,0 1 0 1,,0 1 1 1,,1 0 0 1,,1 0 1 1,,1 1 0 1,,1 1 1 0,邏輯符號(hào),A,B,C,F,F = A B C,+5V,R,1,R,2,R,3,R,4,R,5,B,1,B,3,T,1,T,2,T,3,T,4,T,5,F,A,B,E,N,P,〔2〕TTL三態(tài)與非門(mén),D,F,：,第三狀態(tài) 高阻,,1V,1V,T,2,、T,5,截止,二極管,D,截止,F = AB,V,B1,= 1V,V,B3,=1V,二極管,D,導(dǎo)通,,,1,E,N,,= 0,時(shí)

21、,,E,N,= 1時(shí),T,3,導(dǎo)通,，T,4,截止,0.3V,三態(tài)輸出“與非〞門(mén)符號(hào),邏輯關(guān)系：,,,E,N,= 0時(shí)：,F = AB,,,E,N,= 1時(shí)：,F,高阻狀態(tài),三態(tài)門(mén)接于總線，可實(shí)現(xiàn)數(shù)據(jù)或信號(hào)的輪流傳送,,A,1,B,1,E,N,A,3,B,3,E,N,A,2,B,2,E,N,A,B,E,N,F,△,0,1,1,〔2〕集電極開(kāi)路的TTL與非門(mén)〔OC門(mén)〕,實(shí)際使用中，假設(shè)將兩個(gè)或多個(gè)邏輯門(mén)的輸出端直,,接與總線相連，就會(huì)得到附加的“線與〞邏輯功能。,上面講到的普通TTL與非門(mén)，由于采用了推拉式輸出電路，因此其輸出電阻很低，使用時(shí)輸出端不能長(zhǎng)久接地或與電源短接。因此不能直接讓輸出

22、端與總線相連，即不允許直接進(jìn)行上述“線與〞。,F,R,5,U,cc,T,3,T,5,T,4,R,5,U,cc,T,3,T,5,T,4,G1,G2,線與,多個(gè)普通TTL與非門(mén)電路的輸出端也不能連接在一起后上總線。因?yàn)?，?dāng)它們的輸出端連接在一起上到總線上，只要有一個(gè)與非門(mén)的輸出為高電平時(shí)，這個(gè)高電平輸出端就會(huì)直接與其它低電平輸出端連通而形成通路，總線上就會(huì)有一個(gè)很大的電流,I,c由高電平輸出端經(jīng)總線流向低電平輸出端的門(mén)電路，該門(mén)電路將因功耗過(guò)大而極易燒毀。,解決的方法：集電極開(kāi)路，如左以下圖所示，稱(chēng)為集電極開(kāi)路的,,與非門(mén)，簡(jiǎn)稱(chēng)OC門(mén)。,R,1,U,cc,R,2,R,3,A,F,T,1,T,2,T

23、,5,B,C,OC門(mén)在結(jié)構(gòu)上將一般TTL門(mén)輸出級(jí)的有源負(fù)載局部〔如普通TTL與非門(mén)中的T3、T4、R4〕去除,輸出級(jí)晶體管T5的集電極在集成電路內(nèi)部不連接任何元件，直接作為輸出端〔集電極開(kāi)路〕。,OC門(mén)在使用時(shí)，應(yīng)根據(jù)負(fù)載的大小和要求，合理選擇外接電阻,R,C,的數(shù)值，并將,R,C,和電源,U,CC,連接在OC門(mén)的輸出端。,,,另外 OC門(mén)還可以,實(shí)現(xiàn)總線傳輸。,R,C,R,c,U,cc,F,&,&,&,總線,OC門(mén)不但可以實(shí)現(xiàn)“線與〞邏輯；還可以作為接口電路實(shí)現(xiàn)邏輯電平的轉(zhuǎn)換；,,TTL,門(mén)電路由晶體管組成，屬雙極型門(mén)電路,，MOS,門(mén)電路由場(chǎng)效應(yīng)管組成，屬單極型門(mén)電路,，MOS,門(mén)電路是目

24、前大規(guī)模和超大規(guī)模數(shù)字集成電路中應(yīng)用最廣泛的一種。,,,MOS,門(mén)電路分類(lèi),NMOS,電路,,PMOS,電路,,CMOS,電路,CMOS,門(mén)電路,CMOS,門(mén)電路是一種互補(bǔ)對(duì)稱(chēng)場(chǎng)效應(yīng)管集成電路,。,P,溝道,N溝道,互補(bǔ)對(duì)稱(chēng)結(jié)構(gòu),設(shè),：,A,= 0,那么：T2 導(dǎo)通,,T1 截止,0,F,=,1,1,設(shè),：,A,= 1,那么：T1 導(dǎo)通,,T2 截止,F,=,0,F = A,1.,CMOS,,反相器,該電路具有反相器的功能。,1,0,2. CMOS “與非〞門(mén)電路,P,溝道負(fù)載管并聯(lián),N,溝道,,驅(qū)動(dòng)管,,串聯(lián),設(shè),：,A,=,1,，,B,=,1,那么：T1 T2 導(dǎo)通,,T3 T4 截止

25、,F,= 0,0,設(shè)：A = 0，B = 1 〔不全為 1〕,那么：T2 T3 導(dǎo)通 T1 T4 截止,F,=,1,F = A B,負(fù)載管和驅(qū)動(dòng)管串聯(lián),1,1,0,1,1,3. CMOS “或非〞門(mén)電路,P,溝道,,負(fù)載管,,串聯(lián),N,溝道,,驅(qū)動(dòng)管,,并聯(lián),設(shè),：,A,=,0,，,B,=,0,0,0,那么：T3 T4 導(dǎo)通,,T1 T2 截止,驅(qū)動(dòng)管與負(fù)載管串聯(lián),F,=,1,設(shè)：A = 0，B =1,,〔輸入不全為零時(shí)〕,那么：T2 T3 導(dǎo)通,,T1 T4截止,F,=0,F,=,A+B,1,0,注意：上述分析說(shuō)明，MOS “與非〞門(mén)的輸入端越多，串聯(lián)的驅(qū)動(dòng)管越多，導(dǎo)通時(shí)的

26、總電阻就愈大，輸出低電平值將會(huì)因輸入端的增多而提高，對(duì)于MOS “或非〞門(mén)因驅(qū)動(dòng)管并聯(lián)，不存在這個(gè)問(wèn)題，因此，MOS門(mén)電路中 “或非〞門(mén)用的較多。,,組合邏輯電路的特點(diǎn)：,輸出狀態(tài)只與當(dāng)前的輸入狀態(tài)有關(guān)，與原輸出狀態(tài)無(wú)關(guān)?；蛘哒f(shuō)，當(dāng)輸入變量取任意一組確定的值以后，輸出變量的狀態(tài)就唯一地被確定。,把門(mén)電路按一定的規(guī)律加以組合，可以構(gòu)成具有各種功能的邏輯電路，稱(chēng)為,組合邏輯電路。,組合邏輯電路的特點(diǎn)和任務(wù),14.3,組合邏輯電路的分析與設(shè)計(jì),一.組合邏輯電路的分析,步驟：,,1.根據(jù)邏輯電路圖寫(xiě)出邏輯式,2.對(duì)邏輯式進(jìn)行化簡(jiǎn),3.根據(jù)最簡(jiǎn)邏輯式列出邏輯狀態(tài)表,4.根據(jù)邏輯狀態(tài)表分析邏輯功能,分析圖

27、示邏輯電路的功能,A,B,＆,＆,＆,＆,F,A AB,,A AB B AB,B AB,,解：1.邏輯式,,F = A AB B AB,,,F = A AB + B AB,,= A（A + B）+ B（A + B）,= AB + BA,狀態(tài)表：,A B F,0 0 0,,0 1 1,,0 1,,1 1 0,符號(hào),：,A,B,F,=,1,3.邏輯功能：異或關(guān)系,AB,,利用,AB=A,+B,,運(yùn)算法則,！,,利用,A.A=,0,,運(yùn)算法則,！,2,.化簡(jiǎn)：,F = A B +A B,=,A B,[例題3.2.1],1,+,U,

28、CC,KA,T,Y,R,A,B,1,1,＆,＆,＆,+5V,1,0,0,1,兩地控制一燈電路,Y,=,1,時(shí)：燈亮,Y,=,0,時(shí)：燈滅,邏輯關(guān)系,：,,開(kāi)關(guān) 輸出 燈,,A B Y,,0 0 0,,滅,,0 1 1,,亮,,1 0 1,,亮,,1 1 0,,滅,0,1,1,0,0,1,二.組合邏輯電路的設(shè)計(jì),步驟：,1. 根據(jù)邏輯要求列出邏輯狀態(tài)表,2. 根據(jù)狀態(tài)表寫(xiě)出邏輯式,3. 對(duì)邏輯式進(jìn)行化簡(jiǎn),4. 根據(jù)最簡(jiǎn)邏輯式畫(huà)出邏輯電路圖,設(shè)計(jì)一邏輯電路供三人〔A B C〕表決使用。每,,

29、人有一電鍵，如果他贊成，就按電鍵，表示1;如果不,,贊成，不按電鍵，表示0。表決結(jié)果用指示燈來(lái)表示，,,如果多數(shù)贊成，那么指示燈亮 F = 1，反之那么不亮 F = 0 。,解：1. 列出邏輯狀態(tài)表,A B C F,0 0 0,,0 0 1,,0 1 0,,0 1 1,,1 0 0,,1 0 1,,1 1 0,,1 1 1,2. 寫(xiě)出邏輯式,對(duì)應(yīng),F,,為,1,的項(xiàng)有4種輸入組合,F = A B C,+A B C,+,A B C,+,ABC,0,0,0,1,0,1,1,

30、1,[例題,],3,. 化簡(jiǎn)：,F,4. 畫(huà)出邏輯電路圖,,=,A B C,+,A B C,+,A B C,+,ABC,F = AB + BC + AC,=,A B C,+,A B,C,+,A B C,+,ABC+ABC+ABC,=,BC,（,A+A,）+,AC,（,B,+,B,）,+AB,（,C,+C）,,＆,,＆,,＆,,,≥,1,A,B,C,F,14.4.1,加法器,一. 半加器：,只求本位相加，不計(jì)低位進(jìn)位,半加器邏輯狀態(tài)表 ( A.B:兩個(gè)相加位； S：半加和 C：進(jìn)位數(shù)； 〕,2. 邏輯關(guān)系式,：,S = A B + A B = A B,C = A B =

31、 A B,A B S,C,0 0 0 0,,0 1 1 0,,1 0 1 0,,1 1 0 1,14.4,常用組合邏輯電路,“與非〞 門(mén)實(shí)現(xiàn),3.邏輯圖,“異或〞門(mén) 實(shí)現(xiàn),半加器符號(hào),A,B,S,C,∑,C0,A,B,S,C,= 1,&,A,B,S,＆,＆,＆,1,＆,C,S = A B + A B = A B,C = A B = A B,二. 全加器：,本位相加，并計(jì)低位進(jìn)位,全加器的邏輯狀態(tài)表,：,〔An，Bn：兩個(gè)相加位；Cn －1 ：低位來(lái)的進(jìn)位數(shù)； Sn：

32、全加和 Cn：進(jìn)位數(shù)； 〕,A,n,,B,n,,C,n,-1,,S,n,,C,n,0 0 0 0 0,,0 0 1 1 0,,0 1 0 1 0,,0 1 1 0 1,,1 0 0 1 0,,1 0 1 0 1,,1

33、 1 0 0 1,,1 1 1 1 1,A,n,B,n,C,n-,1,S,n,=,A,n,B,n,C,n-,1,+,+,A,n,B,n,C,n-,1,A,n,B,n,C,n-,1,A,n,B,n,C,n-,1,A,n,B,n,C,n,-1,A,n,B,n,C,n-,1,+,+,+,C,n,=,A,n,B,n,C,n-,1,+,2.邏輯式,A,n,,B,n,,,C,n,-,1,,S,n,,C,n,0,,0,,0,0,0,,0,0,1,,1,,0,,,0,1,0,,1,,0,,,0,1,1,,0,,1,,

34、,1,,0,,0,,1,,0,,,1,,0,,1,,0,,1,,1,,1,,0,,0,,1,,1,,1,,1,,1,,1,A,n,B,n,C,n-,1,A,n,B,n,C,n-,1,+,+,A,n,B,n,C,n-,1,+,A,n,B,n,C,n-,1,S,n,=,=,A,n,B,n,C,n,-1,（,+,A,n,B,n,）,+,C,n,-1,（,A,n,B,n,+,A,n,B,n,）,=,S,C,n,-,1,+,S,C,n,-,1,A,n,B,n,A,n,B,n,+,,S,=,則：,S,=,A,n,B,n,+,A,n,B,n,,令：,，,證明,：,,,A,n,B,n,+,A,n,B,n,,S

35、,=,,（,=,A,n,+,B,n,）,（,,A,n,+,B,n,）,3.化簡(jiǎn),A,n,B,n,A,n,B,n,,=,+,=,A,n,A,n,+,A,n,B,n,A,n,B,n,B,n,B,n,+,A,n,B,n,=,A,n,B,n,+,=,S,C,n,-,1,A,n,B,n,C,n,-1,A,n,B,n,C,n-,1,A,n,B,n,C,n-,1,A,n,B,n,C,n-,1,+,+,+,C,n,=,=,C,n-1,（,A,n,B,n,+,A,n,B,n,）,+,A,n,B,n,（,C,n-,1,+,C,n-,1,）,=,C,n-1,（,A,n,B,n,+,A,n,B,n,）,+,A,n,B

36、,n,C,n-,1,=,S,+,A,n,B,n,=,S,C,n,-1,+,S,C,n,-1,=,S,C,n,-1,S,n,S,=,A,n,B,n,+,A,n,B,n,,,C,n,-1,=,S,+,A,n,B,n,C,n,4. 全加器邏輯圖,A,n,B,n,C,n,-1,S,n,C,n,∑,∑,≥1,C0,C0,1,1,1,1,0,1,0,設(shè),：,A,n,=,1,，,B,n,=,1,,,C,n,-1,=,1,,,那么：Sn = 1 Cn = 1,1,,A,n,B,n,C,n,-1,S,n,C,n,∑,CI,C0,5,. 全加器符號(hào),,C,n-,1,=,S,+,A,n,B,n,C,n,=,S,

37、C,n-,1,+,S,C,n-,1,S,n,A,n,B,n,S,=,A,n,B,n,+,,S,C,C,=,A,n,B,n,SC,n,-1,實(shí)現(xiàn)兩個(gè)四位二進(jìn)制數(shù)的加法運(yùn)算。,,,A,—,1101,；,B,—,1011,用四個(gè)全加器組成串聯(lián)電路,C,3,A,3,B,3,S,3,S,2,S,1,S,0,A,2,A,1,A,0,B,2,B,1,B,0,∑,∑,∑,∑,C0 CI,C0 CI,C0 CI,C0 CI,C,1,C,2,C,0,1,,1,0,1,1,0,1,1,=0,=,1,=0,=,1,=0,=1,=1,=,1,特點(diǎn)：,串行進(jìn)位；運(yùn)算速度慢；電路簡(jiǎn)單；,加法運(yùn)算電路是微型機(jī),CPU

38、,中一個(gè)關(guān)鍵部件,1,,1,,0,,1,,（,A,）,（,B,）,（,S,）,+,1,,0,,1,,1,,11,,0,,0,,0,[例題3.3.1],編碼過(guò)程,1. 確定二進(jìn)制代碼位數(shù)：,n,位二進(jìn)制有2,,個(gè)代碼,n,2.列編碼表,3.由編碼表寫(xiě)邏輯式,4.畫(huà)邏輯圖,,14.4.2.編碼器：,,,編碼就是用二進(jìn)制代碼來(lái)表示一個(gè)給定的十進(jìn),,制數(shù)或字符。完成這一功能的邏輯電路稱(chēng)為編碼器 。,,二——十進(jìn)制編碼器,將0 9用相應(yīng)二進(jìn)制代碼表示，稱(chēng)二——十進(jìn)制代碼即,BCD,碼,～,8421 BCD,碼編碼表：,輸出,輸入,十進(jìn)制數(shù),Y,3,,Y,2,,Y,1,,Y,0,0（,I,0,）,,0,

39、,0,,0,,0,,1（,I,1,）,0,,0,,0,,1,,2（,I,2,）,0,,0,,1,,0,,3（,I,3,）,0,,0,,1,,1,,4（,I,4,）,0,,1,,0,,0,,5（,I,5,）,0,,1,,0,,1,,6（,I,6,）,0,,,1,,,1,,0,,7（,I,7,）,0,,1,,1,,1,,8（,I,8,）,1,,0,,0,,0,,9（,I,9,）,1,,0,,0,,,1,Y,3,=,I,8,+,I,9,=,I,8,,I,9,Y,2,=,I,4,+,I,5,+,I,6,+,I,7,=,I,4,,I,5,I,6,,I,7,Y,1,=,I,2,+,I,3,+,I,6,+,

40、I,7,=,I,2,,I,3,I,6,I,7,Y,0,=,I,1,+,I,3,+,I,5,+,I,7,+,I,9,=,I,1,,I,3,I,5,I,7,I,9,,二進(jìn)制代碼位數(shù)：四位,,編碼表,：,邏輯式：,S,9,S,0,S,1,S,3,S,5,S,7,S,8,S,2,S,4,S,6,1,3,5,7,0,9,2,4,6,8,I,0,I,1,I,2,I,4,I,5,I,6,I,7,I,8,I,9,+5V,1kΩ×10,Y,3,Y,2,Y,1,Y,0,0,1,0,0,I,3,＆,＆,＆,＆,設(shè),：輸入為,4,那么：Y3 Y2 Y1 Y0,,為 0100,0,,邏輯圖,設(shè),：輸入為,9,那么：Y3

41、 Y2 Y1 Y0,,為 1001,0,0,1,0,0,1,14.4.3. 譯碼器,,譯碼器也稱(chēng)解碼器。它是編碼的逆過(guò)程。,二進(jìn)制譯碼器：,譯碼過(guò)程,（ 3/8 譯碼器）,3,線——,8,線譯碼器,2,線——,4,線譯碼器,（ 2/4 譯碼器）,4,線——,16,線譯碼器,（ 4/16 譯碼器）,,1. 列出譯碼器的狀態(tài)表,2.由狀態(tài)表寫(xiě)出邏輯式,3.畫(huà)出邏輯圖,輸 入,輸 出,A B C,Y,0,Y,1,Y,2,Y,3,Y,4,Y,5,Y,6,Y,7,,0 0 0,0,,1 1 1 1 1 1 1,,0 0 1 1,0,1

42、 1 1 1 1 1,,0 1 0 1 1,0,1 1 1 1 1,,0 1 1 1 1 1,,0,1 1 1 1,1 0 0 1 1 1 1,0,1 1 1,,1 0 1 1 1 1 1 1,,0,1 1,,1 1 0 1 1 1 1 1 1,0,1,,1 1 1 1 1 1 1 1 1 1,0,譯碼,,器邏,,輯式,：,Y,0,=,,A,BC,Y,1,

43、=,,A,BC,Y,2,=,,A,BC,Y,3,=,,A,BC,Y,4,=,,A,BC,Y,5,=,,A,BC,Y,6,=,,A,BC,Y,7,=,,A,BC,3/8 譯碼器狀態(tài)表,B,,,＆,＆,,＆,,＆,,＆,,＆,,＆,,＆,,1,,,1,,,1,,,A,,A,,B,,,C,,C,,注：輸出低電平有效,3/8 譯碼器邏輯圖,A,B,C,1,1,1,1,1,0,1,1,Y,0,Y,1,Y,2,Y,3,Y,5,Y,6,Y,7,,,,,,,1,0,1,1,0,0,1,1,0,Y,4,半導(dǎo)體數(shù)碼管,兩種接法,f,b,e,c,d,a,g,h,f,g,a,b,e,d,c,h,由八個(gè)發(fā)光二極管封裝而

44、成,,工作電壓：1.5 5V,,工作電流：幾毫安 幾十毫安,～,～,a,b,c,,d,,e,f,g,h,共陰極接法,+,a,b,c,d,e,f,g,h,共陽(yáng)極接法,數(shù)字顯示,,,,七段顯示譯碼器,邏輯狀態(tài)表,CT 74LS 247,譯碼器,+U,CC,f,g,a,b,c,e,d,16,14,12,10,1,3,5,7,A,1,A,2,LT,BI,RBI,A,3,GND,15,11,13,9,2,4,6,8,A,0,試燈輸入端,滅燈輸入端,滅0輸入端,LT RBI BI,的作用,LT RBI BI,作用 顯示,0,×,1,,試燈,,,8,× ×

45、 0,滅燈,全滅,1,,0,,1,,滅0,滅0,,輸入,輸出,顯示,A,3,A,2,A,1,A,0,a b c d e f g,,,0,,0,,0,,0,,0,,0,,0,,0,,0,,0,,1,0,,0,,0,,0,,1,,1,,0 0,,1,,1,,1,,1,,1,0,,0,,1,,1,,1,,0,,0,,0,,1,,1,,0,3,0,,0,,1,,0,,0,,0,,1,,0,,0,,1,,0,2,0,,1,,0,,0,,1,,0,,0,,1,,1,,0,,0,4,0,,1,,0,,1,,0,,1,,0,,0,,1,,0,,0,5,0,,1,,1,,0,,

46、0,,1,,0,,0,,0,,0,,0,6,0,,1,,1,,1,,0,,0,,0,,1,,1,,1,,1,7,1,,0,,0,,0,,0,,0,,0,,0,,0,,0,,0,8,1,,0,,0,,1,,0,,0,,0,,0,,1,,0,,0,9,CT74LS24,7,,A,3,A,2,A,1,A,0,+5V,LT,BI,a,b,d,e,f,g,,c,RBI,c,七段譯碼器與數(shù)碼管的連接圖,來(lái)自計(jì)數(shù)器,限流電阻,試燈,全滅,RBI,LT,顯示0,0,0,0,0,0,0,0,0,0,0,1,滅 0,顯示1,1,1,1,1,a,b,c,d,e,f,g,1,邏輯表達(dá)式,數(shù)據(jù)選擇器,在多路數(shù)據(jù)傳送過(guò)程

47、中，能夠根據(jù)需要將其中任意一路挑選出來(lái)的電路，稱(chēng)為數(shù)據(jù)選擇器，也叫做多路開(kāi)關(guān)。,D,0,4選1,,數(shù)據(jù)選擇器,D,1,D,2,D,3,Y,A,1,A,0,以下圖所示4選1數(shù)據(jù)選擇器，其輸入信號(hào)的四路數(shù)據(jù)通常用D0、D1、D2、D3來(lái)表示；兩個(gè)地址選擇控制信號(hào)分別用A1、A0表示；輸出信號(hào)用Y表示，Y可以是4路輸入數(shù)據(jù)中的任意一路，由地址選擇控制信號(hào)A1、A0來(lái)決定。,當(dāng),A,1,A,0,=00時(shí)，,Y,=,D,0,；,A,1,A,0,=01時(shí)，,Y,=,D,1,；,A,1,A,0,=10時(shí)，,Y,=,D,2,；,A,1,A,0,=11時(shí)，,Y,=,D,3,。見(jiàn)下面真值表 。,輸入數(shù)據(jù),地址變量

48、,4選1數(shù)據(jù)選擇器對(duì)應(yīng)的邏輯電路圖如下：,A,0,A,1,D,0,D,1,D,2,D,3,Y,1,1,&,≥1,&,&,&,集成數(shù)據(jù)選擇器的規(guī)格較多，常用的數(shù)據(jù)選擇器型號(hào)有74LS151、CT4138八選一數(shù)據(jù)選擇器，74LS153、CT1153雙四選一數(shù)據(jù)選擇器，74LS150十六選一數(shù)據(jù)選擇器等。集成數(shù)據(jù)選擇器的管腳排列圖及真值表均可在電子手冊(cè)上查找到，關(guān)鍵是要能夠看懂真值表，理解其邏輯功能，正確選用型號(hào)。,本章要點(diǎn),,,,1、掌握與門(mén)、或門(mén)、非門(mén)、與非門(mén)和異或門(mén)等的邏輯功能。,,2、了解TTL與非門(mén)及其電壓傳輸性和主要參數(shù)，了解CMOS門(mén)電路的特點(diǎn)，了解三態(tài)門(mén)和集電極開(kāi)路門(mén)電路的作用。,,3、掌握邏輯函數(shù)的表示方法，并能應(yīng)用邏輯代數(shù)運(yùn)算法那么和卡諾圖化簡(jiǎn)邏輯函數(shù)。,,4、能分析和設(shè)計(jì)簡(jiǎn)單的組合邏輯電路。,,5、理解加法器、編碼器、譯碼器、數(shù)據(jù)選擇器的工作原理。,