秋霞电影网午夜鲁丝片无码,真人h视频免费观看视频,囯产av无码片毛片一级,免费夜色私人影院在线观看,亚洲美女综合香蕉片,亚洲aⅴ天堂av在线电影猫咪,日韩三级片网址入口

吉林大學物理學院電子線路數(shù)電部分課件—可編程邏輯器件

上傳人:321****12 文檔編號:253302754 上傳時間:2024-12-10 格式:PPTX 頁數(shù):20 大?。?.84MB
收藏 版權(quán)申訴 舉報 下載
吉林大學物理學院電子線路數(shù)電部分課件—可編程邏輯器件_第1頁
第1頁 / 共20頁
吉林大學物理學院電子線路數(shù)電部分課件—可編程邏輯器件_第2頁
第2頁 / 共20頁
吉林大學物理學院電子線路數(shù)電部分課件—可編程邏輯器件_第3頁
第3頁 / 共20頁

下載文檔到電腦,查找使用更方便

15 積分

下載資源

還剩頁未讀,繼續(xù)閱讀

資源描述:

《吉林大學物理學院電子線路數(shù)電部分課件—可編程邏輯器件》由會員分享,可在線閱讀,更多相關(guān)《吉林大學物理學院電子線路數(shù)電部分課件—可編程邏輯器件(20頁珍藏版)》請在裝配圖網(wǎng)上搜索。

1、,單擊此處編輯母版標題樣式,單擊此處編輯母版文本樣式,第二級,第三級,第四級,第五級,*,單擊此處編輯母版標題樣式,單擊此處編輯母版文本樣式,第二級,第三級,第四級,第五級,*,第七章 可編程邏輯器件,2,一、概述,7.1,可編程邏輯器件,(PLD),簡介,1.PLD,在數(shù)字集成芯片中的位置,數(shù)字,SSI(,10000),電路,ASIC,全定制,ASIC,門陣列,半定制,ASIC,標準單元,PLD,Programmable Logical Device,Application Specific Integrated Circuit,3,(,1,)數(shù)字集成電路按照芯片設(shè)計方法的不同分類:,通用型

2、,SSI,、,MSI,集成電路;,LSI,、,VLSI,集成電路,如微處理器、單片機等;,專用集成電路,ASIC,(,LSI,或,VLSI,)。,4,(,2,),ASIC,分類,全定制,ASIC,:硅片沒有經(jīng)過預加工,其各層掩模都是按特定電路功能專門制造的。,半定制,ASIC,:按一定規(guī)格預先加工好的半成品芯片,然后再按具體要求進行加工和制造,包括門陣列、標準單元和可編程邏輯器件,(PLD),三種。,2024/12/10,5,2.,可編程邏輯器件,(PLD),(,1,)定義:,PLD,是廠家作為一種通用型器件生產(chǎn)的半定制電路,用戶可以利用軟、硬件開發(fā)工具對器件進行設(shè)計和編程,使之實現(xiàn)所需要的邏

3、輯功能。,(,2,),PLD,的基本結(jié)構(gòu)框圖,其中輸入緩沖電路可產(chǎn)生輸入變量的原變量和反變量,并提供足夠的驅(qū)動能力。,(,3,)按集成度分類:,低密度,PLD(LDPLD),:結(jié)構(gòu)簡單,成本低、速度高、設(shè)計簡便,但其規(guī)模較小,(,通常每片只有數(shù)百門,),,難于實現(xiàn)復雜的邏輯。,按編程部位分類,LDPLD,2024/12/10,7,高密度,PLD(HDPLD),:,(,4,),PLD,器件的優(yōu)點,縮短設(shè)計周期,降低設(shè)計風險,高可靠性和可加密性,降低了產(chǎn)品生產(chǎn)的總費,二、LSI中用的邏輯圖符號,7.2 FPLA,組合電路和時序電路結(jié)構(gòu)的通用形式,7.3 PAL,(,Programmable Arr

4、ay Logic,),7.3.1 PAL,的基本電路結(jié)構(gòu),一、基本結(jié)構(gòu)形式,可編程“與”陣列,+,固定“或”陣列,+,輸出電路,最簡單的形式為:,二、編程單元,出廠時,,所有的交叉點均有熔絲,7.3.2PAL,的輸出,電,電路結(jié),構(gòu),構(gòu)和反,饋,饋形式,一,.,專用輸,出,出結(jié)構(gòu),用途:,產(chǎn),產(chǎn)生組,合,合邏輯,電,電路,二,.,可編程,輸,輸入,/,輸出結(jié),構(gòu),構(gòu),用途:,組,組合邏,輯,輯電路,,,,,有三態(tài),控,控制可,實,實現(xiàn)總,線,線連接,可將輸,出,出作輸,入,入用,三,.,寄存器,輸,輸出結(jié),構(gòu),構(gòu),用途:,產(chǎn),產(chǎn)生時,序,序邏輯,電,電路,7.4,通用邏,輯,輯陣列,GAL,8

5、.4.1,電路結(jié),構(gòu),構(gòu)形式,可編程,“,“,與,”陣列,+,固定“,或,或”陣,列,列,+,可編程,輸,輸出電,路,路,OLMC,編程單,元,元,采用,E,2,CMOS,可改寫,GAL16V8,7.4.2OLMC,數(shù)據(jù)選,擇,擇器,7.5PLD,的編程,以上各,種,種,PLD,均需離,線,線進行,編,編程操,作,作,使,用,用開發(fā),系,系統(tǒng),一、開,發(fā),發(fā)系統(tǒng),硬件:,計,計算機,+,編程器,軟件:,開,開發(fā)環(huán),境,境(軟,件,件平臺,),),VHDL,Verilog,真值表,,,,方程,式,式,電,路,路邏輯,圖,圖(,Schematic,),狀態(tài)轉(zhuǎn),換,換圖(,FSM,),Modulem

6、ux_2to1(a,b,out,outbar,sel);,inputa,b,sel;,outputout,outbar;,assignout=sel?a:b;,assignoutbar=out;,endmodule,ROM,掩模,ROM,可編程,ROM,:,PROM,可擦除,可,可編程,ROM,:,EPROM,電可擦,除,除可編,程,程,ROM,:,EEPROM,謝謝觀,看,看,/,歡迎下,載,載,BYFAITHI MEANAVISIONOFGOODONECHERISHES ANDTHEENTHUSIASMTHAT PUSHESONETOSEEKITSFULFILLMENTREGARDLESSOFOBSTACLES.BY FAITH IBYFAITH,

展開閱讀全文
溫馨提示:
1: 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
2: 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
3.本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
5. 裝配圖網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
6. 下載文件中如有侵權(quán)或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

相關(guān)資源

更多
正為您匹配相似的精品文檔
關(guān)于我們 - 網(wǎng)站聲明 - 網(wǎng)站地圖 - 資源地圖 - 友情鏈接 - 網(wǎng)站客服 - 聯(lián)系我們

copyright@ 2023-2025  sobing.com 裝配圖網(wǎng)版權(quán)所有   聯(lián)系電話:18123376007

備案號:ICP2024067431-1 川公網(wǎng)安備51140202000466號


本站為文檔C2C交易模式,即用戶上傳的文檔直接被用戶下載,本站只是中間服務(wù)平臺,本站所有文檔下載所得的收益歸上傳人(含作者)所有。裝配圖網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對上載內(nèi)容本身不做任何修改或編輯。若文檔所含內(nèi)容侵犯了您的版權(quán)或隱私,請立即通知裝配圖網(wǎng),我們立即給予刪除!