《微機(jī)原理 第2章》由會員分享，可在線閱讀，更多相關(guān)《微機(jī)原理 第2章（96頁珍藏版）》請在裝配圖網(wǎng)上搜索。

1、,單擊此處編輯母版文本樣式,,第二級,,第三級,,第四級,,第五級,,,,*,單擊此處編輯母版標(biāo)題樣式,,,,,單擊此處編輯母版文本樣式,,第二級,,第三級,,第四級,,第五級,,單擊此處編輯母版標(biāo)題樣式,,,,*,,,,單擊此處編輯母版文本樣式,,第二級,,第三級,,第四級,,第五級,,單擊此處編輯母版標(biāo)題樣式,,,,*,,單擊此處編輯母版文本樣式,,第二級,,第三級,,第四級,,第五級,,單擊此處編輯母版標(biāo)題樣式,,,,*,,單擊此處編輯母版文本樣式,,第二級,,第三級,,第四級,,第五級,,單擊此處編輯母版標(biāo)題樣式,,,,*,單擊此處編輯母版文本樣式,,第二級,,第三級,,第四級,,第五

2、級,,單擊此處編輯母版標(biāo)題樣式,,,,*,,單擊此處編輯母版文本樣式,,第二級,,第三級,,第四級,,第五級,,單擊此處編輯母版標(biāo)題樣式,,,,*,單擊此處編輯母版文本樣式,,第二級,,第三級,,第四級,,第五級,,單擊此處編輯母版標(biāo)題樣式,,,,*,單擊此處編輯母版文本樣式,,第二級,,第三級,,第四級,,第五級,,單擊此處編輯母版標(biāo)題樣式,,,,*,第2章,,微處理器結(jié)構(gòu),1,主要內(nèi)容：,微處理器的功能和結(jié)構(gòu),,8088,/8086,微處理器,,特點,,主要引線功能和內(nèi)部結(jié)構(gòu),,內(nèi)部寄存器,,實地址模式下的存儲器尋址,,總線時序,,總線,2,一、微處理器及,8088/8086CPU,3,1

3、.,微處理器,運算器,,控制器,,內(nèi)部寄存器,,微處理器,4,2.,程序和指令,指令：,,由人向計算機(jī)發(fā)出的、能夠為計算機(jī)所識別的命令。,,程序：,,具有一定功能的指令的有序集合,,程序與指令的區(qū)別：,,指令可完成某一個動作，而程序是按照一定排列規(guī)則順序排,,列的指令，與指令相比，程序具有完整性，復(fù)雜性等特點,5,3.,,指令執(zhí)行的一般過程,取指令,取指部件，分析部件，執(zhí)行部件,指令譯碼,讀取操作數(shù),執(zhí)行指令,存放結(jié)果,6,4.,指令執(zhí)行方式,順序執(zhí)行方式：,,各功能部件交替工作，按順序完成指令的執(zhí)行過程。,,并行流水線方式：,,各功能部件并行工作。,7,順序工作方式,,,,取指令1,執(zhí)行,,

4、指令1,分析,,指令1,,,CPU,BUS,,（總線）,忙碌,忙碌,,,,取指令,2,執(zhí)行,,指令,2,分析,,指令,2,8,并行流水線工作方式,,EU,,（執(zhí)行單元）,,取指令1,,執(zhí)行,,指令1,,分析,,指令1,CPU,,取指令,2,,執(zhí)行,,指令,2,,分析,,指令,2,,取指令,3,,執(zhí)行,,指令,3,,分析,,指令,3,?,BIU,,（總線控制單元）,,,忙碌,忙碌,,忙碌,,忙碌,,忙碌,?,9,并行流水線工作方式的特點,BIU,和,EU,可以并行工作，提高,CPU,效率。工作時，,BIU,監(jiān)視著指令隊列，當(dāng)指令隊列中有,2,個空字節(jié)時，就自動把指令取到隊列中。,,EU,執(zhí)行指令

5、時，從指令隊列頭部取指令，然后執(zhí)行。如需訪問存儲器，則,EU,向,BIU,發(fā)出請求，由,BIU,訪問存儲器。,,在執(zhí)行轉(zhuǎn)移、調(diào)用、返回指令時，需改變隊列中的指令，要等新指令裝入隊列中后，,EU,才繼續(xù)執(zhí)行指令。,10,5.,8088/8086,CPU,的特點,Intel8086/8088,、,Z8000,和,MC68000,為代表的,16,位微處理器是第,3,代產(chǎn)品，其性能已達(dá)到中、高檔小型計算機(jī)的水平。,,20,多年來，,Intel,系列,CPU,一直占著主導(dǎo)地位。,,雖然,8086/8088,后續(xù)的,80286,、,80386,、,80486,以及,Pentium,系列,CPU,結(jié)構(gòu)與功能

6、已經(jīng)發(fā)生很大變化，但從基本概念與結(jié)構(gòu)以及指令格式上來講，仍然是經(jīng)典,8086/8088CPU,的延續(xù)與提升。,,其它系列流行的,CPU(,如,AMD,公司的,6X86MX/MⅡ,等,),也與,80x86CPU,兼容。,11,5.,,8088/8086,CPU,的特點,采用并行流水線工作方式,,,——,通過設(shè)置指令預(yù)取隊列實現(xiàn),,對內(nèi)存空間實行分段管理,,,——,,將內(nèi)存分為4個段并設(shè)置地址段寄存器，以實,,現(xiàn)對1,MB,空間的尋址,,支持多處理器系統(tǒng),CPU,內(nèi)部結(jié)構(gòu),存儲器尋址部分,工作模式,12,6. 8088CPU,的兩種工作模式,8088可工作于兩種模式下,,,最小模式,,最大模式,,

7、最小模式為單處理器模式。,,最大模式為多處理器模式。,,13,6. 8088CPU,的兩種工作模式,最小模式,－－即系統(tǒng)中只有,8086,（或,8088,）一個微處理器。最小模式是單處理器系統(tǒng)。系統(tǒng)中所需要的控制信號全部由,8086,（或,8088,）CPU本身直接提供。,,最大模式,－－系統(tǒng)中有兩個或兩個以上的微處理器，即除了主處理器,8086,（或,8088,）以外，還有協(xié)處理器（,8087,算術(shù)協(xié)處理器或,8089,輸入/輸出協(xié)處理器）。最大模式可構(gòu)成多處理器系統(tǒng)，系統(tǒng)中所需要的控制信號由總線控制器,8288,提供。,14,兩種工作模式的選擇方式,8088是工作在最小還是最大模式由,MN

8、/MX,引線的狀態(tài)決定。,,MN/MX=0——,工作于最大模式,,MN/MX=1——,工作于最小模式,15,二、,8088,/8086,的引線及功能,16,總線周期的概念,時序：,三種總線上出現(xiàn)的信息不但有嚴(yán)格的順序，而且有準(zhǔn)確的時間，稱為定時或時序。,,時鐘：,時鐘脈沖發(fā)生器產(chǎn)生具有一定頻率和占空比的脈沖信號，稱之為機(jī)器的主脈沖或時鐘。,,主頻：,時鐘的頻率，是機(jī)器的一個重要指標(biāo)。,,時鐘周期：,主頻的倒數(shù)，是,CPU,的基本時間計量單位。也叫一個,T,周期或,T,狀態(tài)，或一個節(jié)拍。,8086,主頻為,5MHz,，則一個時鐘周期為,200ns,。,,總線周期：,在取指令和傳送數(shù)據(jù)時，,CPU

9、,總線接口部件占用的時間稱為總線周期或機(jī)器周期。,17,總線周期的概念,一個最基本的總線周期由,4,個時鐘周期組成：用,T1,，,T2,，,T3,，,T4,表示,18,總線周期的概念,T1,狀態(tài)：,CPU,往多路復(fù)用總線上發(fā)送地址信息，選中所要尋址的存儲單元或外設(shè)端口地址。,,T2,狀態(tài)：,CPU,從總線上撤銷地址，并使總線的低,16,位浮置成高阻狀態(tài)，為傳送數(shù)據(jù)作準(zhǔn)備。,,T3,狀態(tài)：總線的高,4,位繼續(xù)提供狀態(tài)信息，低,16,位將出現(xiàn)由,CPU,寫出的數(shù)據(jù)，或,CPU,從存儲器或者外設(shè)端口讀入的數(shù)據(jù)。,,Tw,狀態(tài)：有些情況下，,I/O,或,M,不能及時配合,CPU,傳送數(shù)據(jù)，在,T3,狀

10、態(tài)啟動之前它會通過,READY,引腳向,CPU,發(fā)一個“未準(zhǔn)備好”信號。于是，,CPU,在,T3,狀態(tài)之后自動插入若干個時鐘周期,Tw,。直至,CPU,接受到“準(zhǔn)備好”信號，自動脫離,Tw,狀態(tài)進(jìn)入,T4,。,,T4,狀態(tài)：總線周期結(jié)束。,,空閑周期,TI,：兩個總線周期之間，若干個。,19,8086/8088,引腳分布,20,1.,主要引線,——,最小模式下的,8088,引線,地址線和數(shù)據(jù)線：,,AD,0,—,AD,7,：,低8位地址和低,8,位數(shù)據(jù)信號分時復(fù)用。在傳送地址信號時為單向，傳送數(shù)據(jù)信號時為雙向。,,A,8,—A,15,,：,8位地址信號,,A,16,—,A,19,：,高4位地址

11、信號，與狀態(tài)信號分時復(fù)用。,21,主要的控制和狀態(tài)信號,WR：,寫信號；,,RD：,讀信號；,,IO/M：,為“0”表示訪問內(nèi)存，,,為“1”表示訪問接口；,,DEN：,低電平有效時，允許進(jìn)行讀/寫操作；,,DT/R,：,數(shù)據(jù)收發(fā)器的傳送方向控制；,,ALE,：地址鎖存信號；,,RESET：,復(fù)位信號。,22,例：,當(dāng),WR=1，RD=0，IO/M=0,時，,,表示,CPU,當(dāng)前正在進(jìn)行,讀存儲器,操作,23,中斷請求和響應(yīng)信號,INTR：,可屏蔽中斷請求輸入端,,NMI：,非屏蔽中斷請求輸入端,,INTA：,中斷響應(yīng)輸出端,24,總線保持信號,HOLD：,總線保持請求信號輸入端。當(dāng),CPU,

12、以外的其他設(shè)備要求占用總線時，通過該引腳向,CPU,發(fā)出請求。,,HLDA：,總線保持響應(yīng)信號輸出端。,CPU,對,HOLD,信號的響應(yīng)信號。,25,2.,8088,和,8086CPU,引線功能比較,數(shù)據(jù)總線寬度不同,,8088,的外部總線寬度是,8,位，,8086,為,16,位。,,訪問存儲器和輸入輸出控制信號含義不同,,8088——IO/M=0,表示訪問內(nèi)存；,,8086——IO/M=1,表示訪問內(nèi)存。,,其他部分引線功能的區(qū)別,,AD15,～,AD0,的定義不同：在,8086,中都定義為地址,/,數(shù)據(jù)復(fù)用總線；而在,8088,中，由于只需用,8,條數(shù)據(jù)總線，因此，對應(yīng)予,8086,的,A

13、D15,～,AD8,這,8,條引腳，只作地址線使用。,,34,號引腳的定義不同：在,8086,中定義為,BHE,信號；而在,8088,中定義為,SS0,，它與,DT/R,，,IO/M,一起用作最小方式下的周期狀態(tài)信號。,,28,號引腳的相位不同： 在,8086,中為,M/IO,；而在,8088,中被倒相，改為,IO/M,，以便與,8080/8085,系統(tǒng)的總線結(jié)構(gòu)兼容。,26,三、,8088,/8086,的內(nèi)部結(jié)構(gòu),27,1.,組成,8088,/8086,內(nèi)部由兩部分組成：,,,執(zhí)行單元（,EU）,,總線接口單元（,BIU）,,28,1.,組成,29,1.,組成,總線接口單元,(Bus Int

14、erface Unit,，,BIU),：,,負(fù)責(zé)完成,CPU,與存儲器或,I/O,設(shè)備之間的數(shù)據(jù)傳送。即,,BIU,從內(nèi)存預(yù)取指令送到指令隊列緩沖器；,,CPU,執(zhí)行指令時，,BIU,配合,EU,對指令的內(nèi)存單元或,I/O,端口存取數(shù)據(jù)。,,執(zhí)行單元,(Execution Unit,，,EU),：,,負(fù)責(zé)執(zhí)行指令，即,,執(zhí)行的指令從,BIU,的指令隊列緩沖器中取得；；,,指令執(zhí)行的結(jié)果或所需要的數(shù)據(jù)，由,EU,向,BIU,發(fā)出請求；,,再由,BIU,對存儲器或,I/O,端口進(jìn)行存取。,30,總線接口單元組成,4,個,16,位段地址寄存器,,代碼段寄存器,(Code Segment),：取得,C

15、PU,所執(zhí)行的指令。,,數(shù)據(jù)段寄存器,(Data Segment),：存放程序所使用的數(shù)據(jù)。,,堆棧段寄存器,(Stack Segment),：堆棧操作的執(zhí)行地址在此段中。,,附加段寄存器,(Extra Segment),：也用來存放數(shù)據(jù)。,,16,位指令指針寄存器,IP,,6,字節(jié)指令隊列緩沖器,,20,位地址加法器,,總線控制器,31,16,位指令指針,(Instruction Pointer, IP),IP,中含有,BIU,要取的下一條指令,(,字節(jié),),的偏移地址。,,IP,在程序運行中自動加,1,，指向要執(zhí)行的下一條指令,(,字節(jié),),。,,有些指令能使,IP,值改變或使,IP,值壓

16、進(jìn)堆棧，或由堆棧彈出恢復(fù)原址。,32,指令隊列緩沖器,用于存放預(yù)取的指令。,,8086,指令隊列為,6,個字節(jié)，而,8088,指令隊列為,4,個字節(jié)。,,在執(zhí)行指令的同時，從內(nèi)存中取下面,1,條或幾條指令，取來的指令依次放在指令隊列中。,,采用“先進(jìn)先出”的原則。,33,指令隊列緩沖器,“先進(jìn)先出”原則，按順序存放，并按順序取到,EU,中去執(zhí)行。,,①取指時，當(dāng)指令隊列緩沖器中存滿,1,條指令，,EU,開始執(zhí)行；,,②指令隊列緩沖器中只要空出兩個,(8088,空出一個,),指令字節(jié)時，,BIU,便自動執(zhí)行取指操作，直到填滿時為止。,,③,EU,執(zhí)行指令時，如需對內(nèi)存單元或,I/O,設(shè)備存儲數(shù)據(jù)

17、時，,BIU,將在執(zhí)行完現(xiàn)行取指的存儲器周期后的下一個存儲器周期，對內(nèi)存單元或,I/O,設(shè)備進(jìn)行存取操作，交換的數(shù)據(jù)經(jīng),BIU,由,EU,進(jìn)行處理。,,④當(dāng),EU,執(zhí)行完轉(zhuǎn)移、調(diào)用和返回指令時，要清除指令隊列緩沖器，并要求,BIU,從新的地址重新執(zhí)行。,34,地址加法器和段寄存器,8086,有,20,根地址線，內(nèi)部寄存器只有,16,位。,,“段加偏移”技術(shù)：,,段寄存器存放確定各段起始地址的,16,位段地址信息。,,由,IP,提供或由,EU,按尋址方式計算出尋址單元的,16,位偏移地址，也稱為邏輯地址或簡稱偏移量。,,將偏移地址與左移,4,位后的段寄存器內(nèi)容同時送到地址加法器，相加后形成,20

18、,位實際地址。,35,執(zhí)行單元組成,16,位算術(shù)邏輯單元,(ALU),,算術(shù)、邏輯運算，計算,16,位偏移量,,16,位標(biāo)志寄存器,F,,CPU,的運算狀態(tài)特征或存放控制標(biāo)志,,數(shù)據(jù)暫存寄存器,,協(xié)助,ALU,完成運算,,通用寄存器組,,4,個,16,位數(shù)據(jù)寄存器，,4,個,16,位指針與變址寄存器,,EU,控制電路,,控制、定時與狀態(tài)邏輯電路,36,總線接口單元功能,功能：,,從內(nèi)存中取指令到指令預(yù)取隊列,,指令預(yù)取隊列是并行流水線工作的基礎(chǔ),,負(fù)責(zé)與內(nèi)存或輸入/輸出接口之間的數(shù)據(jù)傳送,,在執(zhí)行轉(zhuǎn)移程序時，,BIU,使指令預(yù)取隊列復(fù)位，從指定的新地址取指令，并立即傳給執(zhí)行單元執(zhí)行。,37,執(zhí)

19、行單元功能,功能,,指令譯碼,,指令執(zhí)行,,暫存中間運算結(jié)果,,保存運算結(jié)果特征,,指令的執(zhí)行,在標(biāo)志寄存器,FLAGS,中,在,ALU,中完成,,,,在通用寄存器中,38,結(jié)論,指令預(yù)取隊列的存在使,EU,和,BIU,兩個部分可同時進(jìn)行工作，從而：,,提高了,CPU,的效率；,,降低了對存儲器存取速度的要求,39,四、內(nèi)部寄存器,40,內(nèi)部寄存器的結(jié)構(gòu),8086/8088,的內(nèi)部寄存器編程結(jié)構(gòu)共有8個通用寄存器，4個段寄存器和2個控制寄存器,41,通用寄存器,數(shù)據(jù)寄存器（,AX，BX，CX，DX）,,地址指針寄存器（,SP，BP）,,變址寄存器（,SI，DI）,,42,通用寄存器,①數(shù)據(jù)寄存

20、器,,4,個,16,位：,AX,，,BX,，,CX,，,DX,,8,個,8,位：,AH,，,AL,；,BH,，,BL,；,CH,，,CL,；,DH,，,DL,,多數(shù)情況下，用于算術(shù)運算或邏輯運算指令中。,,有些指令中，有特定的用途。,43,通用寄存器,AX：,累加器；所有,I/O,指令都通過,AX,與接口傳送信息，中間運算結(jié)果也多放于,AX,中；,,BX：,基址寄存器；,在間接尋址中用于存放基地址；,,CX：,計數(shù)寄存器；用于在循環(huán)或串操作指令中存放計數(shù)值；,,DX：,數(shù)據(jù)寄存器。,在間接尋址的,I/O,指令中存放,I/O,端口地址；,在,32,位乘除法運算時，存放高,16,位數(shù),。,44,通

21、用寄存器,②指針寄存器和變址寄存器（,16,位，存放偏移地址）,,指針寄存器,(P,組,),：堆棧指針寄存器,SP,和基址指針寄存器,BP,。指示存取位于當(dāng)前堆棧段中數(shù)據(jù)所在的地址。,,SP(Stack Pointer),：給出棧頂?shù)钠频刂罚ㄈ霔：统鰲Ｖ噶顣r）。,,BP(BasePointer),：存放位于堆棧段中的數(shù)據(jù)區(qū)基地址的偏移地址。,45,通用寄存器,②指針寄存器和變址寄存器（,16,位，存放偏移地址）,,變址寄存器,(I,組,),：源變址寄存器,SI,和目的變址寄存器,DI,。存放當(dāng)前數(shù)據(jù)段的偏移地址。,,SI(Source Index),：源操作數(shù)的偏移地址。,DI(Destin

22、ation Index),：目的操作數(shù)的偏移地址。,46,通用寄存器,,47,BX,與,BP,在應(yīng)用上的區(qū)別,作為通用寄存器，二者均可用于存放數(shù)據(jù)；,,作為基址寄存器，用,BX,表示所尋找的數(shù)據(jù)在,數(shù)據(jù)段,；用,BP,則表示數(shù)據(jù)在,堆棧段,。,48,段寄存器,段寄存器是為實現(xiàn)“,段加偏移,”尋址基址而設(shè)置的。,,4,個,16,位段寄存器，,8086/8088,指令可直接訪問。,,CS(Code Segment),：存放代碼段的段地址。,,SS(Stack Segment),：存放堆棧段的段地址。,,DS(Data Segment),：存放數(shù)據(jù)段的段地址。,,ES(Extra Segment),

23、：存放附加段的段地址，用于存放處理后的數(shù)據(jù)。,49,段寄存器,8086/8088 CPU,有,20,條地址線，具有尋址,1MB,存儲空間。,,8086/8088,指令中給出的地址碼僅有,16,位，指針寄存器和變址寄存器也只有,16,位長，不能直接尋址,1MB,大小的內(nèi)存空間。,,用,8086/8088 CPU,內(nèi)部一組,16,位段寄存器內(nèi)容作為段地址，再由段寄存器左移,4,位形成,20,位的段起始地址，稱為段基地址或段基址。這樣，,8086/8088,就有可能尋址,1MB,存儲空間。,,將,1MB,存儲空間分成為若干個邏輯段，使每個邏輯段的長度為,64KB,（它由,16,位的偏移地址限定）。,

24、50,控制寄存器,IP,,指令指針寄存器，其內(nèi)容為下一條要執(zhí)行指令的偏移地址。,,FLAGS,,標(biāo)志寄存器，存放運算結(jié)果的特征,,6個狀態(tài)標(biāo)志位（,CF，SF，AF，PF，OF，ZF）,,3個控制標(biāo)志位（,IF，TF，DF）,51,標(biāo)志寄存器,8086/8088,標(biāo)志寄存器,F,為,16,位，用了其中,9,位。,,6,個狀態(tài)標(biāo)志位：,CF,，,PF,，,AF,，,ZF,，,SF,，,OF,,3,個控制標(biāo)志位：,TF,，,IF,，,DF,52,狀態(tài)標(biāo)志位,狀態(tài)標(biāo)志位：反映算術(shù)或邏輯運算后結(jié)果狀態(tài)，記錄,CPU,的狀態(tài)特征。,,①,CF(Carry Flag),：,進(jìn)位標(biāo)志,，,D0,位。,,執(zhí)行

25、結(jié)果在最高位上，產(chǎn)生了一個進(jìn)位或借位，,CF=1,；無進(jìn)位或借位，,CF=0,。,,會受循環(huán)指令影響。,,②,PF(Parity Flag),：,奇偶性標(biāo)志,，,D2,位。,,執(zhí)行結(jié)果的低,8,位中有偶數(shù)個“,1,”時，,PF=1,；否則,PF=0,。,,用于機(jī)器中傳遞信息時，對產(chǎn)生的代碼出錯情況提供檢測條件?，F(xiàn)代程序設(shè)計已較少用。,53,狀態(tài)標(biāo)志位,③AF(Auxiliary Flag),：,輔助進(jìn)位標(biāo)志,，,D4,位。,,執(zhí)行結(jié)果的低,4,位向高,4,位有進(jìn)位或借位時，,AF=1,；否則,AF=0,。,,一般用在,BCD,碼運算中。,,④,ZF(Zero Flag),：,零標(biāo)志,，,D6,

26、位。,,如運算結(jié)果為零，,ZF=1,；,,如運算結(jié)果不為零，,ZF=0,。,54,狀態(tài)標(biāo)志位,⑤,SF(Sign Flag),：,符號標(biāo)志,，,D7,位。,,如運算結(jié)果為負(fù)數(shù)，,SF=1,；,,如運算結(jié)果為正數(shù)，,SF=0,。,,⑥,OF(Overflow Flag),：,溢出標(biāo)志,，,D11,位。,,如帶符號數(shù)在進(jìn)行算術(shù)運算時產(chǎn)生了溢出，,OF=1,；如無溢出，,OF=0,。,,溢出表示運算結(jié)果已經(jīng)超出機(jī)器能夠表示的數(shù)值范圍。,55,狀態(tài)標(biāo)志位,給出以下運算結(jié)果及運算后各狀態(tài)標(biāo)志位的狀態(tài)：,,10110110+11110100,,,10110110,,,+ 11110100,,10101

27、010,1,CF= OF=,,AF= PF=,,SF= ZF=,1,0,1,1,1,0,56,控制標(biāo)志位,控制標(biāo)志位：控制,CPU,的操作，由程序設(shè)置或清除。,,①,DF(Direction Flag),：,方向標(biāo)志,，,D10,位。,,控制數(shù)據(jù)串操作指令的步進(jìn)方向。,,若用指令,STD,將,DF=1,，數(shù)據(jù)串操作過程中地址自動遞減；,,若用指令,CLD,將,DF=0,，則地址自動遞增。,,②,TF(Trap Flag),：,跟蹤,(,陷井,),標(biāo)志,，,D8,位。,,為調(diào)試程序方便而設(shè)置的。,,若,TF=1,，,CPU,處于單步工作方式；,,若,TF

28、=0,，正常執(zhí)行程序。,57,控制標(biāo)志位,③,IF(Interrupt Flag),：,中斷允許標(biāo)志,，,D9,位。,,控制可屏蔽中斷。,,若用指令,STI,將,IF=1,，允許接受外部從,INTR,引腳發(fā)來的可屏蔽中斷請求；,,若用指令,CLI,將,IF=0,，禁止接受外部發(fā)來的可屏蔽中斷請求。,,IF,的狀態(tài)不影響非屏蔽中斷,(NMI),請求，也不影響,CPU,相應(yīng)內(nèi)部的中斷請求。,58,五、存儲器尋址,59,存儲器組織,20,條,AB,，尋址,1M,存儲空間；,,按字節(jié)組織，每個字節(jié)唯一地址；,,字節(jié)：順序存放,,字：低位字節(jié)放在低地址中高位字節(jié)放在高地址中,,雙字：低位字是偏移量高位字

29、是段地址,,規(guī)則字：低位字節(jié)存放在偶數(shù)地址,,非規(guī)則字：低位字節(jié)存放在奇數(shù)地址,60,存儲器組織,字節(jié)的存取需要1個總線周期。,61,存儲器組織,規(guī)則字的存取需要1個總線周期，非規(guī)則字的存取需要2個總線周期。,62,存儲器組織,1MB,存儲空間，分成,2,個,512KB,的存儲體,(,存儲庫,),；,,低位庫：與數(shù)據(jù)總線,D,0,~D,7,相連，每個地址為偶數(shù)地址。,,高位庫：與數(shù)據(jù)總線,D,8,~D,15,相連，每個地址為奇數(shù)地址。,63,存儲器組織,地址總線,A,1,~A,19,可同時對高、低位庫的存儲單元尋址，,A,0,或,BHE,用于庫的選擇，分別接到庫選擇端,SEL,。,64,存儲器

30、組織,8088,系統(tǒng)中，尋址空間,1MB,，單一的存儲體，,1M×8,位。,,20,根地址線與,8,根數(shù)據(jù)線分別同,8088CPU,的對應(yīng)地址線和數(shù)據(jù)線相連。,,8088CPU,每訪問,1,次存儲器只讀,/,寫,1,個字節(jié)信息。任何數(shù)據(jù)字都需要兩次訪問存儲器才能完成讀,/,寫操作。,,8088,系統(tǒng)中，程序運行速度比在,8086,系統(tǒng)中慢些。,65,存儲器分段,20,根地址總線，允許尋址,1MB,存儲空間；,IP,、,SP,、,SI,、,DI,都是,16,位，直接尋址大空間,64KB,；,,為了尋址,1MB,存儲空間，實行分段管理，每一段最長為,64KB,。,,段和段之間關(guān)系的：連續(xù)、分開、部

31、分重疊、完全重疊；,66,存儲器分段,每個段大小可從一個字節(jié)開始，任意遞增，最多包含,64KB,長的連續(xù)存儲單元；,,每個段的,20,位起始地址,(,段基址,),，是能被,16,整除的數(shù)，即最后,4,位為零，可通過程序在段寄存器中裝入,16,位段地址來設(shè)置；段地址是,20,位段基址的前,16,位。,,1,個程序所用的具體存儲空間：,1,個或多個邏輯段；,,段基址存在,CS,、,SS,、,DS,、,ES,中，程序可從中給出的邏輯段中存取代碼和數(shù)據(jù)；,,段區(qū)的分配是由操作系統(tǒng)完成的，系統(tǒng)允許程序員指定。,67,實際地址和邏輯地址,實際地址,(,也稱為物理地址,),：,CPU,對存儲器進(jìn)行訪問時的實

32、際尋址所使用的地址，對,8086/8088,來講，用,20,位二進(jìn)制數(shù)或,5,位十六進(jìn)制數(shù)表示。,,邏輯地址,：程序和指令中表示的一種地址，由段地址和偏移地址兩部分組成，用無符號的,16,位二進(jìn)制或,4,位十六進(jìn)制數(shù)表示。,,段地址,：,16,位段寄存器直接給出的,16,位地址。,,偏移地址,(,也稱為偏移量或偏移,),：由指令尋址時的寄存器組合與位移量之和，,16,位的偏移量。表示所尋址的地址單元距離段起始地址之間的偏移。,68,實際地址和邏輯地址,,69,實際地址和邏輯地址,段地址,來源于：,CS,，,DS,，,SS,，,ES,,偏移地址,來源于：,IP,，,SP,，,BP,，,SI,，,

33、DI,70,BIU,根據(jù)執(zhí)行操作的種類和,,要取得的數(shù)據(jù)類型來確定,,堆棧,8086/8088,系統(tǒng)中的堆棧是用段定義語句在存儲器中定義的一個堆棧段，如同其它邏輯段，可在,1MB,的存儲空間中浮動。,,一個系統(tǒng)堆棧數(shù)目不受限制，棧長度不超過,64KB,。,,堆棧由段寄存器,SS,和堆棧指針,SP,來尋址,,SS,：給出堆棧段的段基址；,,SP,：給定當(dāng)前棧頂，即指出從堆棧的段基址到棧頂?shù)钠屏俊?,棧頂是堆棧操作的唯一出口，是棧地址較小的一端。,71,堆棧,為加快堆棧操作的速度，均以字為單位進(jìn)行。,72,“段加偏移”尋址機(jī)制允許重定位,重定位：一個完整的程序塊或數(shù)據(jù)塊，可在存儲器所允許的空間內(nèi)

34、任意浮動，并定位到一個新的可尋址的區(qū)域。,,“段加偏移”尋址機(jī)制允許重定位,(,或再定位,),是一種重要特性。,,原來為,8086,在實模式下運行所編寫的程序，在以后,80286,以上高型號微處理器中，當(dāng)系統(tǒng)由實模式轉(zhuǎn)換為保護(hù)模式時也可運行。,,各種通用計算機(jī)系統(tǒng)在運行同一軟件和數(shù)據(jù)時能夠保持兼容性。,73,存儲器的保護(hù)模式,保護(hù)模式：,,支持多任務(wù)的工作模式，提供了多任務(wù)保護(hù)機(jī)制；,,內(nèi)存段的訪問受到限制，不能再隨意存取數(shù)據(jù)段。,,保護(hù)模式下的內(nèi)存訪問,,不再直接從段寄存器中獲得段基地址，段基地址存放在內(nèi)存的段描述符表中，由段描述符寄存器給出段描述符表的基地址，段寄存器中僅存放段選擇符。,7

35、4,保護(hù)模式下的存儲器地址變換,75,內(nèi)部寄存器小結(jié),全部為,16,位寄存器,,只有,4,個數(shù)據(jù)寄存器分別可分為,2,個,8,位寄存器,,所有,16,位寄存器中：,,全部通用寄存器中，只有,AX,和,CX,中的內(nèi)容一定為參加運算的數(shù)據(jù)，其余通用寄存器中的內(nèi)容可能是數(shù)據(jù)，也可能是存放數(shù)據(jù)的地址；,,SP,中的內(nèi)容通常為堆棧段的棧頂?shù)刂罚?,段寄存器中的內(nèi)容為相應(yīng)邏輯段的段地址；,,IP,中的內(nèi)容為下一條要取的指令的偏移地址；,,FLAGS,中有,9,位標(biāo)志位,76,實模式下的存儲器尋址小結(jié),每個內(nèi)存單元在整個內(nèi)存空間中都具有惟一地址,,每個內(nèi)存單元的地址都由兩部分組成：,,段基地址段內(nèi)相對地址（

36、偏移地址）,,段基地址決定了邏輯段在內(nèi)存中所占的區(qū)域，改變段基地址，則改變了邏輯段的位置。,,一個邏輯段的默認(rèn)長度為,64KB,，最小長度值為,16B,。,,邏輯段可以有多個，但只有,4,種類型。在一個程序模塊中，每種類型的邏輯段最多只能有一個。,77,六、總線時序,78,時序,時序：,,CPU,各引腳信號在時間上的關(guān)系,,總線周期：,,CPU,完成一次訪問內(nèi)存（或接口）操作所需要的時間。,,一個總線周期至少包括4個時鐘周期。,79,七、,8088,系統(tǒng)總線,80,主要內(nèi)容：,總線的基本概念和分類；,,總線的工作方式；,,常用系統(tǒng)總線標(biāo)準(zhǔn)。,81,1.,概述,總線：,,,是,一組導(dǎo)線和相關(guān)的控

37、制、驅(qū)動電路,的,集合。是計算機(jī)系統(tǒng)各部件之間傳輸?shù)刂?、?shù)據(jù)和控制信息,的,通道。,地址總線（,AB）,,數(shù)據(jù)總線（,DB）,,控制總線（,CB）,,82,2.,總線分類,CPU,總線,,系統(tǒng)總線,,外部總線,片內(nèi)總線,,片外總線,按相對,CPU,的位置分,,按層次結(jié)構(gòu)分,,83,3.,總線的系統(tǒng)結(jié)構(gòu),單總線結(jié)構(gòu),,,,,,,,,,,,,,,,CPU,M,M,I/O,I/O,I/O,84,多總線結(jié)構(gòu),面向,CPU,的雙總線結(jié)構(gòu),,,面向主存的雙總線結(jié)構(gòu),雙總線結(jié)構(gòu),,,多總線結(jié)構(gòu),,,85,面向,CPU,的雙總線結(jié)構(gòu),存儲器與,I/O,接口間無直接通道,,,,,,,,,,,,CPU,M,I/O

38、,I/O,I/O,,,,86,面向存儲器的雙總線結(jié)構(gòu),在單總線結(jié)構(gòu)基礎(chǔ)上增加一條,CPU,到存儲器的高速總線,,,,,,,,,,,,,CPU,M,I/O,I/O,I/O,,,,87,現(xiàn)代微機(jī)中的多總線結(jié)構(gòu),88,4.,總線的基本功能,數(shù)據(jù)傳送,,仲裁控制,,出錯處理,,總線驅(qū)動,89,5.,常用系統(tǒng)總線,ISA（8/16,位）,,PCI（32/64,位）,,A,GP（,加速圖形端口，用于提高圖形處理能力）,,PCI-E,（,PCI Express,）,,目前最新的系統(tǒng)總線標(biāo)準(zhǔn)，采用串行方式傳輸數(shù)據(jù)，依靠高頻率來獲得高性能。,90,6.,總線的主要性能指標(biāo),總線帶寬（,B/S）：,單位時間內(nèi)總線

39、上可傳送的數(shù)據(jù)量,,總線位寬（,bit,）：,能同時傳送的數(shù)據(jù)位數(shù),,總線的工作頻率（,MHz,）,,總線帶寬=（位寬/8）,?,（工作頻率/每個存取周期的時鐘數(shù)）,91,7.,兩種工作模式下的總線連接,8088可工作于兩種模式下,,最小模式為單處理器模式，控制信號較少，一般可不必接總線控制器。,,最大模式為多處理器模式，控制信號較多，須通過總線控制器與總線相連。,92,最小模式下的總線連接示意圖,,,,,8088,,CPU,,,?,,?,,,控制總線,,數(shù)據(jù)總線,,地址總線,地址,,鎖存,數(shù)據(jù),,收發(fā),ALE,時鐘發(fā),,生 器,,,93,最大模式下的總線連接示意圖,,,,,8088,,CPU,,,,,數(shù)據(jù)總線,,地址總線,地址,,鎖存,數(shù)據(jù),,收發(fā),ALE,時鐘發(fā),,生 器,,,,總 線,,控制器,,,,?,控制總線,94,本章小結(jié),微處理器的一般構(gòu)成,,8088CPU,的主要引線及其功能,,8088CPU,的內(nèi)部結(jié)構(gòu),,內(nèi)部寄存器功能,,寄存器中數(shù)據(jù)的含義,,8,位寄存器中存放的均為運算的數(shù)據(jù),,存儲器尋址,,邏輯地址，段基地址，偏移地址，物理地址,,堆棧,,棧頂?shù)刂?，棧底地址，堆棧段基地?95,謝謝大家！,96,