沖床自動送料機(jī)構(gòu)的設(shè)計【雙輥送料機(jī)構(gòu)】,雙輥送料機(jī)構(gòu),沖床,自動,機(jī)構(gòu),設(shè)計,雙輥送料 外文科技資料翻譯 英文原文 中文譯文 一個高性能單元數(shù)控系統(tǒng)架構(gòu)的設(shè)計 摘要-我們回顧了開放架構(gòu)的數(shù)控系統(tǒng)所能選擇的不同設(shè)計方案。運(yùn)動控制軟件目前的趨勢與較傳統(tǒng)的方法相比，使用一個單獨(dú)的處理器。而不同的方法相結(jié)合的實時活動，包括插補(bǔ)和位置的測量，以及FPGA則是文件的重點(diǎn)。對于該系統(tǒng)的方法描述是基于在過去12年間狀態(tài)線結(jié)構(gòu)的一體化，由哥倫比亞省不列顛大學(xué)和忒修斯（一個由西泰克水療發(fā)展的新的創(chuàng)新的工業(yè)電子公司）所發(fā)展而來。 關(guān)鍵詞——開放式數(shù)控系統(tǒng)，基于FPGA的運(yùn)動控制，動力系統(tǒng)重構(gòu)，可擴(kuò)展控制。 1.序言 過去十年，在數(shù)控設(shè)計系統(tǒng)方面發(fā)生了變革。絕大部分的商業(yè)數(shù)控系統(tǒng)不得不提供某種類型的接口，使額外任務(wù)及用戶可以修改控制軟件的高次層。而各廠商都用完全不同的方案來解決這些問題，這在很大程度上，反映了他們的經(jīng)驗和能力。作者將在本文討論出現(xiàn)的問題，從純技術(shù)的觀點(diǎn)出發(fā)是因為過去在硬件和軟件方面的投資都沒有問題。還應(yīng)該指出，有相當(dāng)多的進(jìn)展標(biāo)準(zhǔn)基于發(fā)展的情況進(jìn)行了協(xié)調(diào)，例如在美國，（OCAM），歐洲，（OSACA）和日本（OSEC）。見[1]，[2]，[3]，[4]。 早期的開放式架構(gòu)系統(tǒng)一般由一個電腦終端和一個單獨(dú)的處理器實時處理所有活動，見[5]，[6]，[7]。這些系統(tǒng)大部分是分層性質(zhì)。近來的系統(tǒng)主要是PC，但許多早期的系統(tǒng)都是使用摩托羅拉的硬件。硬實時活動一般安置在一個或多個設(shè)備板，這樣反過來信息接口板又可以讀合適的位置。通常，可編程邏輯控制器是作為一個單獨(dú)的處理器，用來定制并且容納所需要的來支持各種機(jī)器功能。同時被作者采取的方法會有所不同[8]，[9]。 圖（1），基本狀態(tài)線架構(gòu) 圖（1）所示的UBC狀態(tài)限架構(gòu)旨在允許如下條件： A）避免在主機(jī)上必須使用一個實時操作系統(tǒng)。 B）盡量減少主機(jī)與從處理器間所需的帶寬。 C）在為軸和支配進(jìn)程使用同步機(jī)制的時候，容許的可擴(kuò)展性的存在。 D）允許支配進(jìn)程間進(jìn)行通信。這里的想法是，通過促進(jìn)落實先進(jìn)的運(yùn)動和過程控制算法來實行一個高度并行的規(guī)定。 通過使用一個雙階段校對機(jī)和兩條平行的交流渠道來實現(xiàn)設(shè)計目標(biāo)[10]。第一個交流渠道（顯示為標(biāo)準(zhǔn)總線，如圖1），用于第一階段通過插值增量（通常計算循環(huán)結(jié)束頻率的1/32到1/8），以及高層次的指令和主從關(guān)系單位的狀態(tài)信息。第二通道包括一個同步線和狀態(tài)限系列（再次顯示在圖1）。狀態(tài)線路允許任何處理器選擇是整體控制還是外部控制來影響一個安全的同步方式的移動方向。 最近一些研究人員和公司推行"單數(shù)控軟件"[11]，[12]。通過這個可以推論出填補(bǔ)，循環(huán)結(jié)束和可編程邏輯控制器（PLC）活動都可以在電腦中的軟件內(nèi)進(jìn)行，正如圖（2a）中概念性描述的一樣。這些結(jié)構(gòu)隨著電腦電力的增強(qiáng)而出現(xiàn)，而且乍一看這似乎是系統(tǒng)中自然演變的一部分。本文作者不認(rèn)為這是正確的長期的辦法。CNC軟件結(jié)構(gòu)命令微機(jī)上的實時運(yùn)轉(zhuǎn)系統(tǒng)，而且顯然，任何高頻率的監(jiān)測或控制任務(wù)，例如為了過程控制，高速輪廓，或監(jiān)測任務(wù)而添加的，將會變得難以適應(yīng)?，F(xiàn)在對公司來說更常用的是用專有網(wǎng)絡(luò)數(shù)字驅(qū)動技術(shù)來包裝這種系統(tǒng)。后者的趨勢似乎是移回到層次類型的控制，但是這由如何打開驅(qū)動器技術(shù)本身而定。 許多人已經(jīng)對可開放的基本要求作出表態(tài)，然而在有良好開放和可擴(kuò)展性意向的背后，構(gòu)造系統(tǒng)的實際問題往往會被忽視。作者認(rèn)為一個構(gòu)造良好的，（即符合業(yè)界公認(rèn)的標(biāo)準(zhǔn)構(gòu)造和軟件結(jié)構(gòu)），易組裝系統(tǒng)，可以輕松擴(kuò)展及重新配置，是非?？扇〉摹Ｏ到y(tǒng)應(yīng)該有規(guī)范化的接口，并且允許一套單獨(dú)的高質(zhì)量維護(hù)或調(diào)試工具的供應(yīng)。同時用戶應(yīng)該毫無保留的被允許對硬件和軟件做大的變動和添加。作者相信這種方法可以包含各種領(lǐng)域連接，并且較好的為提供在盤上的CNC然后允許用戶為設(shè)計和規(guī)劃硬件安裝負(fù)責(zé)這一概念提供更完善的解答。 圖（2a）分級數(shù)控系統(tǒng) 圖（2b）的軟數(shù)控 圖(2C)基本UBC結(jié)構(gòu) 圖(2D)UBC忒修斯基礎(chǔ)架構(gòu) 在下面的章節(jié)的作者將介紹在UBC控制架構(gòu)發(fā)展過程中的最新成果，以及位于忒修斯模塊化系統(tǒng)的工業(yè)電子產(chǎn)品之下的動機(jī)和基本原則。最后，這兩種努力的結(jié)合伴隨著忒修斯框架的高速軸處理器的發(fā)展，將會被描述。 II UBC狀態(tài)線架構(gòu)的最新發(fā)展 正如介紹所說的，基本UBC架構(gòu)的使用已經(jīng)超過了10年。在這段時間內(nèi)，系統(tǒng)發(fā)生一定的變化，并已應(yīng)用到一系列的硬件。目的是提供給研究人員和終端用戶一個簡單開放的系統(tǒng)，可以進(jìn)行修改和擴(kuò)展，并且在基本運(yùn)動控制功能即過程控制和監(jiān)測功能保護(hù)他們，以防問題干擾。本節(jié)介紹了與硬件和系統(tǒng)固件基礎(chǔ)發(fā)展有關(guān)的最近行動。 作為新一代的FPGA，該硬件已經(jīng)向前發(fā)展，為鞏固位置測量和循環(huán)結(jié)束及第二階段插值提供了一個機(jī)會。顯然，這是一個對哲學(xué)基礎(chǔ)匹配非常好的的基本架構(gòu)，尤其是當(dāng)多個軸可被容納時。已經(jīng)進(jìn)行了一系列的練習(xí)來實施這一系統(tǒng)，當(dāng)前練習(xí)的最高階段是需要為忒修斯系統(tǒng)設(shè)計并實施兩軸模塊。 在作者們檢測基本運(yùn)動控制軟件嵌入的同時，檢查提供簡單強(qiáng)大配置工具的方法被發(fā)現(xiàn)有用。這些工具允許終端用戶接口新的模塊和真正的設(shè)計自己的模塊，其他人便可以使用。 A.基于FPGA的軸控制 在規(guī)模和當(dāng)前一代FPGA的速度性能以及正交解碼和插值活動之間存在著明顯的匹配。UBC活動始于大約4年前,同時調(diào)查為正交解碼而使用的FPGA，以及所有軸從動裝置納入活動已取得重大進(jìn)展。所需的各種功能參考模型如圖（3）。 如圖（3）所示的功能在一個簡單的2萬門的Xilinx FPGA [10]內(nèi)部已取得。如圖（3）所示的各種元素的虛擬軸控制器，被形容為使用VHDL和運(yùn)作在一個相對低的同步高速芯片（時鐘速度12MHz）的狀態(tài)機(jī)。循環(huán)結(jié)束頻率為4kHz，芯片含所有必需的功能包括一個PWM信號放大器輸出和數(shù)字濾波正交信號輸入。為了系統(tǒng)緩沖，從那時起第一階段的增量都存儲在主內(nèi)存板上。通過一個標(biāo)準(zhǔn)的并行端口到電腦主機(jī)接口。 圖（3）基于FPGA的軸控制器的參考模型。 隨著在UBC對這一系統(tǒng)進(jìn)行初步測試，卡默萊昂控制中心利用UBC的實驗所提供的基本構(gòu)建塊設(shè)計并建成了數(shù)字控制訓(xùn)練系統(tǒng)。在這種情況下操作界面更為發(fā)達(dá)，并且在一個現(xiàn)代化的基于Windows的Forth系統(tǒng)（SwiftForth）的基礎(chǔ)上，組合成一種高層次運(yùn)動/工藝/監(jiān)測的語言，稱為CamScript。該系統(tǒng)表示如圖（4）。相同公司在為了高性能的控制多個軸，而繼續(xù)審查更大容量和更高速度的FPGA的使用。該活動的結(jié)果說明在文件的最后部分。 圖（4）開發(fā)基于FPGA的伺服系統(tǒng) B.打開配置系統(tǒng)和協(xié)議 作者還納入了“像打開固件“接近有參考架構(gòu)的高級元素配置。 基本計劃在圖（5）由奧爾德諾和Yellowley [10]描繪。 系統(tǒng)調(diào)用可以是依賴硬件或無須硬件。無須硬件的調(diào)用由每個對象類的方法定義 直接處理（如軸線，可編程控制器，過程監(jiān)控）。另一方面，依賴硬件的方法由一個稱為綁定表的軟件處理。綁定表將這些引用轉(zhuǎn)換為適當(dāng)?shù)姆椒?，用于連接物理硬件。 用于接口的物理硬件。舉個例子，用于軸控制器中最常見的硬件相關(guān)方法實現(xiàn)如下： 輸入增量； 讀取位址； 讀取速度； 中斷輸入脈沖； 等等。 該方法通過實施配置系統(tǒng)包括存儲在每個設(shè)備標(biāo)記化的配置流，這種方法在[15]中，進(jìn)行詳細(xì)的介紹，它相當(dāng)于一個開放軟軟硬件方法的動態(tài)擴(kuò)展，{13][14]標(biāo)識貨化的配置流首先轉(zhuǎn)換為FORTH代碼。在FORTH進(jìn)行譯碼后，該裝置就已被登記，對旬進(jìn)行通信的方法已定義，它們都是其后通過綁定表來綁定到虛擬機(jī)上的方法。 圖(5)虛擬機(jī)床顯示綁定表技術(shù) III、一個嵌入式應(yīng)用的高度模塊化的發(fā)展歷程 A、序言 大多數(shù)監(jiān)測和控制應(yīng)用在較高的層次上來說，存在著許多共性。不幸的是，傳統(tǒng)的嵌入式系統(tǒng)設(shè)計概念往往不利用這人優(yōu)勢，而是著手建立從下向上的新組件和軟件工具等系統(tǒng)。這種方式非常用浪費(fèi)開發(fā)時間和資源，當(dāng)然，這也導(dǎo)致小批量且成本較高。 前些時候，sitek SPA開始設(shè)計一種在模塊本身里封裝一個復(fù)雜設(shè)計活動時,能夠捕捉到在高層上共同控制和監(jiān)測系統(tǒng)所需特性的靈活模塊化系統(tǒng)。一系列標(biāo)準(zhǔn)塊將讓嵌入式系統(tǒng)設(shè)計員在沒有廣泛硬件軟件技術(shù)支持下能輕松地使用系統(tǒng)。顯然，在少數(shù)規(guī)范化下能使體積變小花費(fèi)降低，而且還能為最終用戶保持靈活性。這種由些產(chǎn)生的系統(tǒng)，就稱為忒修斯，包括一系列硬件和軟件設(shè)置的功能模塊，（FB）。這些模塊中每個模塊都能在不擾這復(fù)雜系統(tǒng)的風(fēng)險下進(jìn)行改變或升級。這導(dǎo)致了雙方的可擴(kuò)展性和更新性。 B、架構(gòu) 忒修斯系統(tǒng)（見圖6），是由一個或多個靠連接一條高速高可靠性的串行總線進(jìn)行通途的FBS組成，這通信總線叫TPwire，將在后面章節(jié)對其詳細(xì)描述。每個忒修斯系統(tǒng)必須包含一個主模塊，最多可有126個子模塊。FBS的硬件有標(biāo)準(zhǔn)尺寸（40mm×70mm×15mm)和標(biāo)準(zhǔn)接口。只有帶電負(fù)載和I/O通信是必須的，這將根據(jù)客戶的規(guī)格，以更好地適應(yīng)應(yīng)用的需求來進(jìn)行設(shè)計。TPwire允許雙方重新配置和動力系統(tǒng)熱插件。 圖6忒修斯硬件體系結(jié)構(gòu) 每個忒修斯F.B.’S都包含一個FPGA的基本功能，例如電源管理和通訊接口。該FPGA通常被設(shè)計來執(zhí)行I/O指令，從簡單的數(shù)據(jù)I/O（濾波，輸入脈沖，PWM輸出）到復(fù)雜的模擬測量功能和軸控制（閉環(huán)控制和插值）。FPGA數(shù)據(jù)庫也能由VHOL語言來作進(jìn)一步定義。該FPGA譯碼為離散模塊，可以在不切斷系統(tǒng)模塊重寫。 圖7-FPGA的遠(yuǎn)程升級 忒修斯模塊化的核心在于TPwire。這是單線主與菊花鏈結(jié)構(gòu)，使從串行總線，幾乎無限的節(jié)點(diǎn)數(shù)目?？刂泼恳粋€串行幀的電路設(shè)計保證了TPwire的可靠性.每個從屬的F.B在上電時,在總線上為其分配相應(yīng)的硬件地址,所以主機(jī)能給邏輯實體一個標(biāo)識的硬件地址。這方面就如TPwire允許“熱插拔式”。菊花鏈結(jié)構(gòu)可以在添加或刪除一個或多個FBS操作中改變。主機(jī)將會通過重組系統(tǒng)來檢測到任何硬件配置的變化和反應(yīng)。該主機(jī)能從內(nèi)部的F.B非易失性內(nèi)存的低層次驅(qū)動代碼中讀出。 這些特點(diǎn)與高層次的軟件相結(jié)合，允許開放式配置系統(tǒng)能像UBC那樣實施。 圖８－開放結(jié)構(gòu) 忒修斯的智能是由三層處理器來提供的。最低層次，8至32位處理器堆棧，（四機(jī)），在FGA內(nèi)部運(yùn)行。第二層，（忒修斯的主級層），使用到許多32 位 MIPS處理器，最終常應(yīng)用于運(yùn)行像LINUX典型商業(yè)操作系統(tǒng)，WINDOWS或CE，奔騰基礎(chǔ)和MIPS 64位可用處理器（這些功能通常在SiteK已據(jù)EXOR命名的市場標(biāo)準(zhǔn)中的MMU找到。 圖9典型忒修斯CPU架構(gòu)。 內(nèi)存儲器，低層，忒修斯軟件是基于多任務(wù)操作系統(tǒng)ECOS的真正時間。所有硬件資源的組織和操作系統(tǒng)的支持都是通過設(shè)備驅(qū)動程序。廣泛API支持C和C++編程的硬件與軟硬件完全控制。附加標(biāo)準(zhǔn)編程工具有TpForth和SoftPLC。 Tporth是一個由Sitek發(fā)展的完全集成四編程環(huán)境，自然功率和每四語言的靈活性使得在不用匯編語言的情況下，還能容易地對低層次的硬件進(jìn)行控制，一個JavaScript擴(kuò)展FpForth的出現(xiàn)允許了高層次的面向?qū)ο缶幊獭? 由于忒修斯主要是分布式應(yīng)用程序設(shè)計，通訊就最有最高的優(yōu)先權(quán)。智能型F.B.S包含高達(dá)3個的標(biāo)準(zhǔn)異步串行線，以太網(wǎng)接口和內(nèi)置的CAN控制器，價格低廉的FPGA——僅CAN FB'S能用來驅(qū)動遠(yuǎn)程I/O子系統(tǒng)和特殊的FB'S可與其它標(biāo)準(zhǔn)的現(xiàn)場總線接口。 C、忒修斯和數(shù)控系統(tǒng) 一個聯(lián)合項目在sitek,UBC和控制整合stateline的cameleon和忒修斯框架模式的開放模型之間展開。一個如下面圖所示的典型系統(tǒng)。 圖（10）典型數(shù)控裝置 如圖（10）所示元件和圖（11）所示的架構(gòu)是一種典型的數(shù)控裝置，其具有下列組件。 a）一個基于EXOR奔騰MMI的系統(tǒng)。這種系統(tǒng)工程通常在windows CE或NTE上運(yùn)行且適應(yīng)操作界面和一些高層次的運(yùn)動功能（如轉(zhuǎn)化）。它還允許數(shù)控裝置與公司寬帶的整合。 b）一個基于運(yùn)行PLC基礎(chǔ)上和第一階內(nèi)插值的TPwire主控件的MIPS。 c）基于2 軸FPGA的模塊系列，其包括正交解碼，第一階內(nèi)插值和循環(huán)結(jié)束。 d)標(biāo)準(zhǔn)系列I/O板卡。 此時所有模塊除軸板處都是可用的，那軸控制器軟件包還在開發(fā)測試階段，并將于年底完成，原始的操作軟件是用在UBC開放架構(gòu)并在以前出版物中描述的那些。 圖（11）在忒修斯中典型高水平CNC組件。 由于系統(tǒng)模塊化以及去耦功能，這使得有可能毫不費(fèi)力地建立一個廣泛的控制系統(tǒng)。 只用圖（11）單元中所示的TPwire部分，就有可能建立含有限編程能力及接口的低成本系統(tǒng)。也有可能如圖（13）所示，采取基于FPGA軸控制單元和接口直接進(jìn)入Htvll面板。 圖(12)分布式數(shù)控系統(tǒng) 在另一端復(fù)雜性規(guī)模下，通過共享在如圖（12）所示（請注意系統(tǒng)是圍繞著非常低的通訊速度要求）的一個單一人機(jī)界面的CAN總線面板上，構(gòu)建出的大型機(jī)器或生產(chǎn)線的分布式數(shù)控系統(tǒng)。最后，這將有利于有能力去如圖（13）所示的將工廠以太網(wǎng)接口。 圖(13) 打開全機(jī)械范圍自動化。 IV． 致謝 我們非常感謝加拿大（NSERC）自然科學(xué)和工程研究理事會對就Sateline架構(gòu)開放配置方法完成的原創(chuàng)項目TPP計劃的支持。