《CMOS模擬集成電路設(shè)計(jì) 復(fù)習(xí)題一》由會員分享，可在線閱讀，更多相關(guān)《CMOS模擬集成電路設(shè)計(jì) 復(fù)習(xí)題一（16頁珍藏版）》請?jiān)谘b配圖網(wǎng)上搜索。

1、會計(jì)學(xué)1CMOS模擬集成電路設(shè)計(jì)模擬集成電路設(shè)計(jì) 復(fù)習(xí)題一復(fù)習(xí)題一1. 以N型MOSFET為例，畫出相應(yīng)的I-V特性曲線，即IDS與 VDS,VGS的關(guān)系，并標(biāo)出MOSFET的線性區(qū)和飽和區(qū)范圍，給出各區(qū)域成立的條件 2. 畫出一個典型P阱CMOS工藝反向器的垂直剖面示意圖，要求器件的各個端口正確連接輸入、輸出、電源電位和地電位3. 什么是MOSFET小信號跨導(dǎo)，給出飽和區(qū)MOSFET小信號跨導(dǎo)的三種表達(dá)形式 4. 什么是 MOSFET的亞閾區(qū)，指出亞閾區(qū)的電流與柵源電壓的關(guān)系1.解釋什么是體效應(yīng)？在初步分析MOSFET的時候我們假設(shè)襯底和源級是接到地的。而實(shí)際上當(dāng)VBVS時，器件仍能正常工作

2、，但是隨著VSB的增加，閾值電壓VTH會隨之增加，這種體電位（相對于源）的變化影響閾值電壓的效應(yīng)稱為體效應(yīng)，也稱為“背柵效應(yīng)”2.解釋什么是溝道長度調(diào)制效應(yīng)？當(dāng)溝道發(fā)生夾斷后，如果VDS繼續(xù)增大，有效溝道長度L會隨之減小，導(dǎo)致漏源電流 Id的大小略有上升。這一效應(yīng)成為“溝道”4. 圖(a)是什么結(jié)構(gòu)？圖(b)忽略了溝道調(diào)制效應(yīng)和體效應(yīng)。如果體效應(yīng)不能忽略，請畫出Vin和Vout的關(guān)系曲線，并作出解釋。5. 圖中MOS管的作用是什么？應(yīng)該工作在什么工作區(qū)？即NMOS開關(guān)不能傳遞最高電位，僅對低電位是比較理想的開關(guān)相對的，PMOS開關(guān)不能傳遞最低電位，僅對高電位是比較理想的開關(guān)6. 計(jì)算電路的小信號增益7. 畫出下圖的小信號等效電路，推導(dǎo)Rin的表達(dá)式 8.感謝您的觀看。感謝您的觀看。