《ARM匯編語言程序設(shè)計(jì)基礎(chǔ) 第8章TMS320C54x片內(nèi)外設(shè)及應(yīng)用實(shí)例數(shù)學(xué)》由會(huì)員分享，可在線閱讀，更多相關(guān)《ARM匯編語言程序設(shè)計(jì)基礎(chǔ) 第8章TMS320C54x片內(nèi)外設(shè)及應(yīng)用實(shí)例數(shù)學(xué)（128頁珍藏版）》請(qǐng)?jiān)谘b配圖網(wǎng)上搜索。

1、第第8章章 TMS320C54x片內(nèi)外設(shè)及應(yīng)用實(shí)例片內(nèi)外設(shè)及應(yīng)用實(shí)例n8.1 定時(shí)器定時(shí)器n8.2 時(shí)鐘發(fā)生器時(shí)鐘發(fā)生器n8.3 定時(shí)器定時(shí)器/計(jì)數(shù)器編程舉例計(jì)數(shù)器編程舉例n8.4 多通道緩沖串口（多通道緩沖串口（McBSP）n8.5 多通道緩沖串口應(yīng)用實(shí)例多通道緩沖串口應(yīng)用實(shí)例n8.6 主機(jī)接口（主機(jī)接口（HPI）n8.7 外部總線操作外部總線操作8.1 定時(shí)器定時(shí)器n定時(shí)器的組成框圖如圖定時(shí)器的組成框圖如圖8-1所示。它有所示。它有3個(gè)個(gè)存儲(chǔ)器存儲(chǔ)器映象寄存器：映象寄存器：TIM、PRD和和TCR。這這3個(gè)寄存器在個(gè)寄存器在數(shù)據(jù)存儲(chǔ)器中的地址及其說明如表數(shù)據(jù)存儲(chǔ)器中的地址及其說明如表8-1

2、所示。定時(shí)所示。定時(shí)器控制寄存器（器控制寄存器（TCR）位結(jié)構(gòu)如圖位結(jié)構(gòu)如圖8-2所示，各控所示，各控制位和狀態(tài)位的功能如表制位和狀態(tài)位的功能如表8-2所示。所示。返回首頁圖8-1 定時(shí)器組成框圖表8-1 定時(shí)器的三個(gè)寄存器Timer0地址Timer1地址寄存器說明0024H0030HTIM定時(shí)器寄存器，每計(jì)數(shù)一次自動(dòng)減10025H0031HPRD定時(shí)器周期寄存器，當(dāng)TIM減為0后，CPU自動(dòng)將PRD的值裝入TIM0026H0032HTCR定時(shí)器控制寄存器，包含定時(shí)器的控制和狀態(tài)位15121110965430保留softfreePSCTRBTSSTDDR圖8-2 TCR位結(jié)構(gòu)圖表8-2 定時(shí)器

3、控制寄存器（TCR）的功能返回本節(jié)8.2 時(shí)鐘發(fā)生器時(shí)鐘發(fā)生器n8.2.1 硬件配置硬件配置PLLn8.2.2 軟件可編程軟件可編程PLL返回首頁8.2.1 硬件配置硬件配置PLLn用于用于C541、C542、C543、C545和和C546芯片。芯片。n所謂硬件配置所謂硬件配置PLL，就是通過就是通過C54x的的3個(gè)引腳個(gè)引腳CLKMD1、CLKMD2和和CLKMD3的狀態(tài)，選定時(shí)鐘方式，如表的狀態(tài)，選定時(shí)鐘方式，如表8-3所所示。由表示。由表8-3可見，不用可見，不用PLL時(shí)，時(shí)，CPU的時(shí)鐘頻率等于晶的時(shí)鐘頻率等于晶體振蕩器頻率或外部時(shí)鐘頻率的一半；若用體振蕩器頻率或外部時(shí)鐘頻率的一半；若

4、用PLL，CPU的的時(shí)鐘頻率等于晶體振蕩器頻率或外部時(shí)鐘頻率乘以系數(shù)時(shí)鐘頻率等于晶體振蕩器頻率或外部時(shí)鐘頻率乘以系數(shù)N（PLLN），），使用使用PLL可以使用比可以使用比CPU時(shí)鐘低的外部時(shí)時(shí)鐘低的外部時(shí)鐘信號(hào)，以減少高速開關(guān)時(shí)鐘所造成的高頻噪聲。鐘信號(hào)，以減少高速開關(guān)時(shí)鐘所造成的高頻噪聲。表8-3 時(shí)鐘方式的配置返回本節(jié)8.2.2 軟件可編程軟件可編程PLLn軟件可編程軟件可編程PLL具有高度的靈活性，其時(shí)鐘定標(biāo)器提供各具有高度的靈活性，其時(shí)鐘定標(biāo)器提供各種時(shí)鐘乘法器系數(shù)，并能直接接通和關(guān)斷種時(shí)鐘乘法器系數(shù)，并能直接接通和關(guān)斷PLL。PLL的鎖的鎖定定時(shí)器可以用于延遲轉(zhuǎn)換定定時(shí)器可以用于延遲

5、轉(zhuǎn)換PLL的時(shí)鐘方式，直到鎖定為的時(shí)鐘方式，直到鎖定為止。通過軟件編程，可以選用以下兩種時(shí)鐘方式（如表止。通過軟件編程，可以選用以下兩種時(shí)鐘方式（如表8-4 8-6、圖、圖8-3所示）。所示）。nPLL方式，其比例系數(shù)共方式，其比例系數(shù)共31種。靠鎖相環(huán)電路完成。種?？挎i相環(huán)電路完成。n分頻（分頻（DIV）方式，其比例系數(shù)為方式，其比例系數(shù)為1/2和和1/4，在此方式下，在此方式下，片內(nèi)片內(nèi)PLL電路不工作以降低功耗。電路不工作以降低功耗。表8-4 復(fù)位時(shí)的時(shí)鐘方式（C5402）CLKMD1CLKMD2CLKMD3CLKMD寄存器時(shí)鐘方式000E007H乘15，內(nèi)部振蕩器工作，PLL工作001

6、9007H乘10，內(nèi)部振蕩器工作，PLL工作0104007H乘5，內(nèi)部振蕩器工作，PLL工作1001007H乘2，內(nèi)部振蕩器工作，PLL工作110F007H乘1，內(nèi)部振蕩器工作，PLL工作1110000H乘1/2，內(nèi)部振蕩器工作，PLL不工作101F000H乘1/4，內(nèi)部振蕩器工作，PLL不工作011保留表8-5 時(shí)鐘方式寄存器CLKMD各位域功能表8-6 比例系數(shù)與CLKMD的關(guān)系PLLNDIVPLLDPLLMUL比例系數(shù)0X0140.50X150.2510014PLLMUL+110151110或偶數(shù)(PLLMUL+1)211奇數(shù)PLLMUL4圖8-3 PLL鎖定時(shí)間和CLKOUT頻率的關(guān)系

7、返回本節(jié)8.3 定時(shí)器定時(shí)器/計(jì)數(shù)器編程舉例計(jì)數(shù)器編程舉例n【例【例8-1】設(shè)時(shí)鐘頻率為】設(shè)時(shí)鐘頻率為16.384MHz，在在TMS320C5402的的XF端輸出一個(gè)周期為端輸出一個(gè)周期為2s的方波，的方波，方波的周期由片上定時(shí)器確定，采用中斷方法實(shí)方波的周期由片上定時(shí)器確定，采用中斷方法實(shí)現(xiàn)。現(xiàn)。1定時(shí)器定時(shí)器0的初始化的初始化（1）設(shè)置定時(shí)控制寄存器）設(shè)置定時(shí)控制寄存器TCR（地址地址0026H）。）。（2）設(shè)置定時(shí)寄存器）設(shè)置定時(shí)寄存器TIM（地址地址0024H）。）。（3）設(shè)置定時(shí)周期寄存器）設(shè)置定時(shí)周期寄存器PRD（地址地址0025H）。）。返回首頁2定時(shí)器對(duì)定時(shí)器對(duì)C5402的主時(shí)

8、鐘的主時(shí)鐘CLKOUT進(jìn)行分頻進(jìn)行分頻nCLKOUT與外部晶體振蕩器頻率（在本系統(tǒng)中外與外部晶體振蕩器頻率（在本系統(tǒng)中外部晶體振蕩器的頻率為部晶體振蕩器的頻率為16.384MHz）之間的關(guān)系之間的關(guān)系由由C5402的三個(gè)引腳的三個(gè)引腳CLKMD1、CLKMD2和和CLKMD3的電平值決定，為使主時(shí)鐘頻率為的電平值決定，為使主時(shí)鐘頻率為16.384MHz，應(yīng)使應(yīng)使CLKMD1=1、CLKMD2=1、CLKMD3=0，即即PLL1。3中斷初始化中斷初始化（1）中斷屏蔽寄存器）中斷屏蔽寄存器IMR中的定時(shí)屏蔽位中的定時(shí)屏蔽位TINT0置置1，開放定時(shí)器，開放定時(shí)器0中斷。中斷。（2）狀態(tài)控制寄存器）

9、狀態(tài)控制寄存器ST1中的中斷標(biāo)志位中的中斷標(biāo)志位INTM位位清零，開放全部中斷。清零，開放全部中斷。4匯編源程序如下：匯編源程序如下：.mmregs .def _c_int00STACK .usect STACK,100ht0_cout.usect vars,1;計(jì)數(shù)器計(jì)數(shù)器 t0_flag .usect “vars”,1;當(dāng)前當(dāng)前XF輸出電平標(biāo)志。輸出電平標(biāo)志。t0_flag=1，則則XF=1；;t0_flag=0，則則XF=0TVAL.set 1639;16401061=1ms 因中斷程序中計(jì)數(shù)器初值因中斷程序中計(jì)數(shù)器初值;t0_cout=1000，所以定時(shí)時(shí)間：所以定時(shí)時(shí)間：1ms100

10、0=1sTIM0.set0024H;定時(shí)器定時(shí)器0寄存器地址寄存器地址PRD0.set0025HTCR0.set0026H .data TIMES.int TVAL;定時(shí)器時(shí)間常數(shù)定時(shí)器時(shí)間常數(shù) .text*;中斷矢量表程序段中斷矢量表程序段_c_int00 b start nop nopNMI rete;非屏蔽中斷非屏蔽中斷 nop nop nopSINT17.space 4*16;各軟件中斷各軟件中斷SINT18.space 4*16SINT19.space 4*16SINT20.space 4*16SINT21.space 4*16SINT22.space 4*16SINT23.spac

11、e 4*16SINT24.space 4*16SINT25.space 4*16SINT26.space 4*16SINT27.space 4*16SINT28.space 4*16SINT29.space 4*16SINT30.space 4*16INT0rsbx intm;外中斷外中斷0中斷中斷retenopnopINT1rsbx intm;外中斷外中斷1中斷中斷retenopnopINT2rsbx intm;外中斷外中斷2中斷中斷 rete nop nopTINT:bdtimer;定時(shí)器中斷向量定時(shí)器中斷向量 nop nop nop RINT0:rete;串口串口0接收中斷接收中斷 no

12、p nop nopXINT0:rete;串口串口0發(fā)送中斷發(fā)送中斷 nop nop nop SINT6.space 4*16;軟件中斷軟件中斷SINT7.space 4*16;軟件中斷軟件中斷INT3:rete;外中斷外中斷3中斷中斷 nop nop nop HPINT:rete;主機(jī)中斷主機(jī)中斷 nop nop nop RINT1:rete;串口串口1接收中斷接收中斷 nop nop nopXINT1:rete;串口串口1發(fā)送中斷發(fā)送中斷 nop nop nop*start:LD#0,DP STM#STACK+100h,SPSTM#07FFFh,SWWSRSTM#1020h,PMSTST#1

13、000,*(t0_cout);計(jì)數(shù)器設(shè)置為計(jì)數(shù)器設(shè)置為 1000(1s)SSBX INTM;關(guān)全部中斷關(guān)全部中斷 LD#TIMES,A READA TIM0;初始化初始化 TIM,PRD READA PRD0 STM#669h,TCR0；初始化初始化TCR0 STM#8,IMR;初始化初始化 IMR,使能使能 timer0 中斷中斷 RSBX INTM;開放全部中斷開放全部中斷WAIT:B WAIT*;定時(shí)器定時(shí)器0中斷服務(wù)子程序中斷服務(wù)子程序timer:ADDM#-1,*(t0_cout);計(jì)數(shù)器減計(jì)數(shù)器減1CMPM*(t0_cout),#0;判斷是否為判斷是否為0BC next,NTC;不

14、是不是0，退出循環(huán)，退出循環(huán)ST#1000,*(t0_cout);為為0，設(shè)置計(jì)數(shù)器，并將，設(shè)置計(jì)數(shù)器，并將XF取反取反BITF t0_flag,#1BC xf_out,NTCSSBX XFST#0,t0_flagB nextxf_out:RSBX XFST#1,t0_flagnext:RSBX INTMRETE.end5鏈接命令文件鏈接命令文件times.cmd如下：如下：times.obj -o times.out -m times.map MEMORYPAGE 0:RAM1:origin=1000h ,length=500h PAGE 1:SPRAM1:origin=0060h,leng

15、th=20h SPRAM2:origin=0100h,length=200h SECTIONS.text :RAM1 PAGE 0.data :RAM1 PAGE 0 vars :SPRAM1 PAGE 1 STACK:SPRAM2 PAGE 1 返回本節(jié)8.4 多通道緩沖串口（多通道緩沖串口（McBSP）n8.4.1 McBSP原理框圖及信號(hào)接口原理框圖及信號(hào)接口n8.4.2 McBSP控制寄存器控制寄存器n8.4.3 時(shí)鐘和幀同步時(shí)鐘和幀同步n8.4.4 McBSP數(shù)據(jù)的接收和發(fā)送數(shù)據(jù)的接收和發(fā)送n8.4.5 有關(guān)的幾個(gè)概念有關(guān)的幾個(gè)概念返回首頁8.4.1 McBSP原理框圖及信號(hào)接口原理

16、框圖及信號(hào)接口nTMS320C54xx多通道緩沖串口（多通道緩沖串口（McBSP）由引由引腳、接收發(fā)送部分、時(shí)鐘及幀同步信號(hào)產(chǎn)生、多腳、接收發(fā)送部分、時(shí)鐘及幀同步信號(hào)產(chǎn)生、多通道選擇以及通道選擇以及CPU中斷信號(hào)和中斷信號(hào)和DMA同步信號(hào)組成，同步信號(hào)組成，如圖如圖8-4所示。所示。n表表8-7給出了有關(guān)引腳的定義，給出了有關(guān)引腳的定義，McBSP通過這通過這7個(gè)個(gè)引腳為外部設(shè)備提供了數(shù)據(jù)通道和控制通道。引腳為外部設(shè)備提供了數(shù)據(jù)通道和控制通道。McBSP通過通過DX和和DR實(shí)現(xiàn)實(shí)現(xiàn)DSP與外部設(shè)備的通信與外部設(shè)備的通信和數(shù)據(jù)交換。和數(shù)據(jù)交換。圖8-4 McBSP原理框圖RSRRBRXSR擴(kuò)展壓

17、縮DRRDXRRCRXCRSRGRPCRRCERXCERMCRMcBSP時(shí)鐘與幀同步發(fā)生與控制多通道選擇16位外設(shè)總線DRDXSPCRCLKXCLKRFSXFSRCLKSRINTXINTREVTXEVTREVTAXEVTA向CPU發(fā)出的中斷請(qǐng)求信號(hào)DMA同步操作表8-7 McBSP引腳說明引腳I/O/Z說明DRI串行數(shù)據(jù)接收DXO/Z串行數(shù)據(jù)發(fā)送CLKRI/O/Z接收數(shù)據(jù)位時(shí)鐘CLKXI/O/Z發(fā)送數(shù)據(jù)位時(shí)鐘FSRI/O/Z接收幀同步FSXI/O/Z發(fā)送幀同步CLKSI外部時(shí)鐘輸入表8-8 McBSP內(nèi)部信號(hào)說明信號(hào)說明RINT接收中斷，送往CPUXINT發(fā)送中斷，送往CPUREVTDMA接收

18、到同步事件XEVT向DMA發(fā)出事件同步REVTADMA接收到同步事件AXEVTA向DMA發(fā)出事件同步A返回本節(jié)8.4.2 McBSP控制寄存器控制寄存器1控制寄存器及其映射地址控制寄存器及其映射地址n表表8-9列出了列出了McBSP控制寄存器及其映射地址?？刂萍拇嫫骷捌溆成涞刂贰子塊數(shù)據(jù)寄存器子塊數(shù)據(jù)寄存器SPSDx用于指定對(duì)應(yīng)子地址寄存用于指定對(duì)應(yīng)子地址寄存器中數(shù)據(jù)的讀寫，其內(nèi)部連接方式如圖器中數(shù)據(jù)的讀寫，其內(nèi)部連接方式如圖8-5所示。所示。這種方法的好處是可以將多個(gè)寄存器映射到一個(gè)這種方法的好處是可以將多個(gè)寄存器映射到一個(gè)較小的存儲(chǔ)空間。較小的存儲(chǔ)空間。表8-9 McBSP控制寄存器及其

19、映射地址SPSDx復(fù)接器SPCR1xSPCR2xRCR1xPCRxSPSAx子地址0 x00000 x00010 x00020 x000E圖8-5 子地址映射示意圖2串行口的配置串行口的配置n串串口控制寄存器（口控制寄存器（SPCR1、SPCR2）和引腳控制寄存器和引腳控制寄存器（PCR）用于對(duì)串口進(jìn)行配置，接收控制寄存器（用于對(duì)串口進(jìn)行配置，接收控制寄存器（RCR1、RCR2）和發(fā)送控制寄存器（和發(fā)送控制寄存器（XCR1、XCR2）分別對(duì)接收分別對(duì)接收和發(fā)送操作進(jìn)行控制。和發(fā)送操作進(jìn)行控制。（1）串）串口控制寄存器（口控制寄存器（SPCR1、SPCR2）串串口控制寄存器口控制寄存器1（SPC

20、R1）結(jié)構(gòu)如圖結(jié)構(gòu)如圖8-6所示，表所示，表8-10為為SPCR1控制位控制位功能說明。功能說明。串串口控制寄存器口控制寄存器2（SPCR2）結(jié)構(gòu)如圖結(jié)構(gòu)如圖8-7所所示，表示，表8-11為為SPCR2控制位功能說明?？刂莆还δ苷f明。（2）引腳控制寄存器（）引腳控制寄存器（PCR）。）。引腳控制寄存器（引腳控制寄存器（PCR）結(jié)構(gòu)如圖結(jié)構(gòu)如圖8-8所示，表所示，表8-12為為PCR控制位功能說明?？刂莆还δ苷f明。圖8-6 串口控制寄存器1（SPCR1）表8-10 SPCR1控制位功能說明圖8-7 串口控制寄存器2（SPCR2）表8-11 SPCR2控制位功能說明圖8-8 引腳控制寄存器（PCR

21、）表8-12 PCR控制位功能說明（3）接收控制寄存器（）接收控制寄存器（RCR1,2）。）。結(jié)構(gòu)如圖結(jié)構(gòu)如圖8-9所示，表所示，表8-13所示為所示為RCR1控制位功能說明，表控制位功能說明，表8-14所示為所示為RCR2控制位功能說明?？刂莆还δ苷f明。（4）發(fā)送控制寄存器（）發(fā)送控制寄存器（XCR1,2）。）。發(fā)送控制寄發(fā)送控制寄存器（存器（XCR1,2）結(jié)構(gòu)如圖結(jié)構(gòu)如圖8-10所示，表所示，表8-15所所示為示為XCR1控制位功能說明，表控制位功能說明，表8-16所示為所示為XCR2控制位功能說明?？刂莆还δ苷f明。（a）RCR1（b）RCR2圖8-9 接收控制寄存器（RCR1,2）表8-

22、13 RCR1控制位功能說明表8-14 RCR2控制位功能說明（a）XCR1（b）XCR2圖8-10 發(fā)送控制寄存器（XCR1,2）表8-15 XCR1控制位功能說明表8-16 XCR2控制位功能說明 返回本節(jié)8.4.3 時(shí)鐘和幀同步時(shí)鐘和幀同步n采樣率發(fā)生器由三級(jí)時(shí)鐘分頻組成，如圖采樣率發(fā)生器由三級(jí)時(shí)鐘分頻組成，如圖8-11所示，可以所示，可以產(chǎn)生可編產(chǎn)生可編程的程的CLKG（數(shù)據(jù)位時(shí)鐘）信號(hào)數(shù)據(jù)位時(shí)鐘）信號(hào)和和FSG（幀同步幀同步時(shí)鐘）信號(hào)時(shí)鐘）信號(hào)。CLKG和和FSG是是McBSP的內(nèi)部信號(hào)，用于的內(nèi)部信號(hào)，用于驅(qū)動(dòng)接收驅(qū)動(dòng)接收/發(fā)送時(shí)鐘信號(hào)（發(fā)送時(shí)鐘信號(hào)（CLKR/X）和和幀同步信號(hào)幀

23、同步信號(hào)（FSR/X）。）。采樣率發(fā)生器時(shí)鐘既可以由內(nèi)部采樣率發(fā)生器時(shí)鐘既可以由內(nèi)部的的CPU時(shí)時(shí)鐘鐘驅(qū)動(dòng)（驅(qū)動(dòng)（CLKSM=1），），也可以由外部時(shí)鐘源驅(qū)動(dòng)也可以由外部時(shí)鐘源驅(qū)動(dòng)（CLKSM=0）。）。采樣率發(fā)生器寄存器采樣率發(fā)生器寄存器SRGR1，2控制控制著采樣率發(fā)生器的各種操作，其結(jié)構(gòu)如圖著采樣率發(fā)生器的各種操作，其結(jié)構(gòu)如圖8-12所示。表所示。表8-17所示為所示為SRGR1控制位功能說明，表控制位功能說明，表8-18所示為所示為SRGR2控制位功能說明?？刂莆还δ苷f明。10CLKSMCLKSCLKSPCPU時(shí)鐘CLKSRG幀脈沖CLKGDVFPERFWIDFSG幀脈沖檢測(cè)與時(shí)鐘同步

24、CLKGGSYNCFSR圖8-11 采樣率發(fā)生器框圖（a）采樣率發(fā)生器寄存器1(SRGR1)（b）采樣率發(fā)生器寄存器2(SRGR2)圖8-12 采樣率發(fā)生器寄存器SRGR1，2結(jié)構(gòu)圖表8-17 SRGR1控制位功能說明表8-18 SRGR2控制位功能說明圖8-13 可編程幀周期和幀脈沖寬度返回本節(jié)8.4.4 McBSP數(shù)據(jù)的接收和發(fā)送數(shù)據(jù)的接收和發(fā)送n數(shù)據(jù)的接收是通過三級(jí)緩沖完成的，數(shù)據(jù)的接收是通過三級(jí)緩沖完成的，例如，通過設(shè)置例如，通過設(shè)置SPCR1寄存器的寄存器的RINTM=00b，則可由則可由RRDY信號(hào)驅(qū)動(dòng)產(chǎn)信號(hào)驅(qū)動(dòng)產(chǎn)生接收中斷信號(hào)生接收中斷信號(hào)RINT，TMS320C54xx CPU

25、響應(yīng)中斷，響應(yīng)中斷，讀取讀取DRR中的數(shù)據(jù)。接收時(shí)序如圖中的數(shù)據(jù)。接收時(shí)序如圖8-14所示。所示。n數(shù)據(jù)的發(fā)送通過兩數(shù)據(jù)的發(fā)送通過兩級(jí)緩沖完成，通過設(shè)置級(jí)緩沖完成，通過設(shè)置SPCR2寄存器寄存器的的XINTM=00b，可由可由XRDY驅(qū)動(dòng)產(chǎn)生發(fā)送中斷信號(hào)驅(qū)動(dòng)產(chǎn)生發(fā)送中斷信號(hào)XINT，TMS320C54xx CPU響應(yīng)中斷，將下一個(gè)發(fā)送數(shù)據(jù)寫入響應(yīng)中斷，將下一個(gè)發(fā)送數(shù)據(jù)寫入DXR中，隨后中，隨后XRDY降為降為0。發(fā)送時(shí)序如圖。發(fā)送時(shí)序如圖8-15所示。所示。圖8-14 數(shù)據(jù)的接收?qǐng)D8-15 數(shù)據(jù)的發(fā)送返回本節(jié)8.4.5 有關(guān)的幾個(gè)概念有關(guān)的幾個(gè)概念1相的概念相的概念n在在McBSP中，幀同步信

26、號(hào)表示一次數(shù)據(jù)傳輸?shù)拈_中，幀同步信號(hào)表示一次數(shù)據(jù)傳輸?shù)拈_始。幀同步信號(hào)之后的數(shù)據(jù)流可以有兩個(gè)相始。幀同步信號(hào)之后的數(shù)據(jù)流可以有兩個(gè)相相相1和相和相2。相的個(gè)數(shù)（。相的個(gè)數(shù)（1或或2）可以通過設(shè)置）可以通過設(shè)置RCR2和和XCR2中的（中的（R/X）PHASE位來實(shí)現(xiàn)。每位來實(shí)現(xiàn)。每幀 的 字 數(shù) 和 每 字 的 位 數(shù) 分 別 由（幀 的 字 數(shù) 和 每 字 的 位 數(shù) 分 別 由（R/X）FRLEN1,2和（和（R/X）WDLEN1,2決定（如圖決定（如圖8-6、8-18所示所示 ）。）。圖8-16 例8-2的圖圖8-17 例8-3的圖2數(shù)據(jù)延遲數(shù)據(jù)延遲n每一幀都是從幀同步信號(hào)有效時(shí)到來的第

27、一個(gè)時(shí)每一幀都是從幀同步信號(hào)有效時(shí)到來的第一個(gè)時(shí)鐘周期開始的。實(shí)際的數(shù)據(jù)接收或傳輸開始時(shí)刻鐘周期開始的。實(shí)際的數(shù)據(jù)接收或傳輸開始時(shí)刻相對(duì)于幀的開始時(shí)刻可以有延時(shí)，這一延時(shí)稱為相對(duì)于幀的開始時(shí)刻可以有延時(shí)，這一延時(shí)稱為數(shù)據(jù)延遲，用數(shù)據(jù)延遲，用RDATDLY和和XDATDLY分別指定接分別指定接收和發(fā)送的數(shù)據(jù)延遲?？删幊虜?shù)據(jù)延遲的范圍為收和發(fā)送的數(shù)據(jù)延遲?？删幊虜?shù)據(jù)延遲的范圍為0、1、2個(gè)時(shí)鐘周期（個(gè)時(shí)鐘周期（R/XDATDLY=00b 10b），），如圖如圖8-18所示。所示。圖8-18 數(shù)據(jù)延遲3SPI協(xié)議：協(xié)議：McBSP時(shí)鐘停止模式時(shí)鐘停止模式nSPI協(xié)議是一種主從配置的、支持一個(gè)主方、一

28、協(xié)議是一種主從配置的、支持一個(gè)主方、一個(gè)或多個(gè)從方的串行通信協(xié)議，一般使用個(gè)或多個(gè)從方的串行通信協(xié)議，一般使用4條信條信號(hào)線：串行移位時(shí)鐘線（號(hào)線：串行移位時(shí)鐘線（SCK）、）、主機(jī)輸入主機(jī)輸入/從機(jī)從機(jī)輸 出 線（輸 出 線（MISO）、）、主 機(jī) 輸 出主 機(jī) 輸 出/從 機(jī) 輸 入 線從 機(jī) 輸 入 線（MOSI）、）、低電平有效的使能信號(hào)線（低電平有效的使能信號(hào)線（）。如）。如圖圖8-198-22所示、表所示、表8-19、20所示。所示。SS圖8-19 McBSP作為SPI模式的主設(shè)備 圖8-20 McBSP作為SPI模式的從設(shè)備圖8-21 CLKSTP=10b、CLKXP=0時(shí)鐘停止

29、模式1的時(shí)序圖圖8-22 CLKSTP=11b、CLKXP=1時(shí)鐘停止模式4的時(shí)序圖表8-19 McBSP寄存器位域設(shè)置（SPI模式的主設(shè)備）表8-20 McBSP寄存器位域設(shè)置（SPI模式的從設(shè)備）返回本節(jié)8.5 多通道緩沖串口應(yīng)用實(shí)例多通道緩沖串口應(yīng)用實(shí)例n8.5.1 TLV1572高速串行高速串行ADC與與TMS320C5402接口接口設(shè)計(jì)設(shè)計(jì)n8.5.2 TLC5617串行串行DAC與與TMS320C5402接口設(shè)計(jì)接口設(shè)計(jì)n8.5.3 語音接口芯片語音接口芯片TLC320AD50C與與TMS320C5402接口設(shè)計(jì)接口設(shè)計(jì)返回首頁8.5.1 TLV1572高速串行高速串行ADC與與T

30、MS320C5402接口設(shè)計(jì)接口設(shè)計(jì)1TLV1572芯片簡介芯片簡介nTLV1572是高速同步串行的是高速同步串行的10位位A/D轉(zhuǎn)換芯片，轉(zhuǎn)換芯片，單電源單電源2.7 V至至5.5 V供電，供電，8引腳引腳SOIC封裝。功耗封裝。功耗較低（較低（3V供電功耗供電功耗3W，5V供電功耗供電功耗25W），），當(dāng)當(dāng)AD轉(zhuǎn)換不進(jìn)行期間自動(dòng)進(jìn)入省電模式。轉(zhuǎn)換不進(jìn)行期間自動(dòng)進(jìn)入省電模式。5V供供電、時(shí)鐘速率電、時(shí)鐘速率20MHz時(shí)最高轉(zhuǎn)換速率為時(shí)最高轉(zhuǎn)換速率為1.25 MSPS，3V供電、時(shí)鐘速率供電、時(shí)鐘速率10MHz時(shí)最高轉(zhuǎn)換速時(shí)最高轉(zhuǎn)換速率為率為625 KSPS。TLV1572 D封裝引腳排列如圖

31、封裝引腳排列如圖8-23所示，所示，TLV1572的引腳說明如表的引腳說明如表8-21所示。所示。圖8-23 TLV1572的引腳排列CSVREFGNDAINDOFSVCCSCLK12345678表8-21 TLV1572引腳功能表2TLV1572與與TMS320系列系列DSP的連接的連接圖8-24 TLV1572與TMS320系列DSP連接框圖圖8-25 TLV1572 DSP工作方式時(shí)序圖 3TLV1572與與TMS320C5402的的McBSP1接口軟件接口軟件編程編程n【例【例8-4】在本例應(yīng)用中，】在本例應(yīng)用中，TMS320C5402的的McBSP1以以CPU中斷的方式讀取中斷的方式

32、讀取TLV1572模數(shù)轉(zhuǎn)模數(shù)轉(zhuǎn)換結(jié)果，并存放在換結(jié)果，并存放在DSP片內(nèi)的片內(nèi)的DARAM區(qū)的區(qū)的3000H開始的單元中，共采樣開始的單元中，共采樣256個(gè)點(diǎn)，個(gè)點(diǎn)，A/D轉(zhuǎn)換轉(zhuǎn)換的速率為的速率為64kHz，由串口由串口McBSP1的幀頻決定，的幀頻決定，TMS320C5402的主時(shí)鐘頻率為的主時(shí)鐘頻率為81.925MHz。其其實(shí)現(xiàn)程序（略）實(shí)現(xiàn)程序（略）返回本節(jié)8.5.2 TLC5617串行串行DAC與與TMS320C5402接口設(shè)計(jì)接口設(shè)計(jì)1TLC5617工作原理工作原理nTLC5617是帶有緩沖基準(zhǔn)輸入的雙路是帶有緩沖基準(zhǔn)輸入的雙路10位電壓輸位電壓輸出數(shù)模轉(zhuǎn)換器。出數(shù)模轉(zhuǎn)換器。TLC5

33、617通過與通過與CMOS兼容的兼容的3線串行接口實(shí)現(xiàn)數(shù)字控制，器件接收的用于編程線串行接口實(shí)現(xiàn)數(shù)字控制，器件接收的用于編程的的16位字的前位字的前4位用于產(chǎn)生數(shù)據(jù)的傳送模式，中位用于產(chǎn)生數(shù)據(jù)的傳送模式，中間間10位產(chǎn)生模擬輸出，最后兩位為任意的位產(chǎn)生模擬輸出，最后兩位為任意的LSB位位（如圖（如圖8-268-28、表、表8-22、23所示）。所示）。CSREFINAGNDDINVD DSCLK12345678OUT AOUT B圖8-26 TLC5617引腳排列 表8-22 TLC5617引腳功能說明REFIN6DAC+-+-上電復(fù)位控制邏輯10-Bit DAC 鎖存器 A雙緩沖鎖存器10-

34、Bit DAC 鎖存器 B+-+-DAC16-Bit移位寄存器4位可編程控制位(LSB)(MSB)12位數(shù)據(jù)位5321AGNDCSSCLKDINDAC ADAC B7OUT A(電壓輸出)RRRR4OUT B(電壓輸出)圖8-27 TLC5617功能框圖 CSSCLKDINDAC OUT A/B可編程控制位（4）D15D14D13D12D11D0DAC數(shù)據(jù)位（12）tStsu(CS2)tsu(CS1)tw(CH)tw(CL)tsu(CSS)tsu(DS)th(DH)終值0.5LSB圖8-28 TLC5617的時(shí)序圖表8-23 可編程控制位（D15D12）功能表2TLC5617與與TMS320C

35、5402的的McBSP接口設(shè)計(jì)接口設(shè)計(jì)nT L C 5 6 1 7 符 合符 合 S P I 數(shù) 字 通 信 協(xié) 議，而數(shù) 字 通 信 協(xié) 議，而TMS320C54xx系列系列DSP芯片的多通道緩沖串口芯片的多通道緩沖串口（McBSP）工作于時(shí)鐘停止模式時(shí)與工作于時(shí)鐘停止模式時(shí)與SPI協(xié)議兼協(xié)議兼容。容。TLC5617與與TMS320C5402的的McBSP0接口連接口連接如圖接如圖8-29所示。所示。FSX0FSR0DX0CLKX0CSDINSCLKREFIN2.5VVCCOUTAOUTB5VGNDCLKR0TMS320C5402TLC5617圖8-29 TMS320C5402與TLC561

36、7的連接3軟件設(shè)計(jì)軟件設(shè)計(jì)n給出了較完整的軟件程序，包括主程序、串口初給出了較完整的軟件程序，包括主程序、串口初始化程序和始化程序和CPU中斷服務(wù)程序，中斷服務(wù)程序分中斷服務(wù)程序，中斷服務(wù)程序分別對(duì)數(shù)據(jù)進(jìn)行處理，然后在別對(duì)數(shù)據(jù)進(jìn)行處理，然后在TLC5617的的A、B兩兩個(gè)通道同時(shí)輸出。個(gè)通道同時(shí)輸出。TMS320C5402的主時(shí)鐘頻率的主時(shí)鐘頻率為為81.925MHz，數(shù)模轉(zhuǎn)換速率為數(shù)模轉(zhuǎn)換速率為128kHz。匯編匯編源程序（源程序（略略）返回本節(jié)8.5.3 語音接口芯片語音接口芯片TLC320AD50C與與TMS320C5402接口設(shè)計(jì)接口設(shè)計(jì)1模擬接口芯片模擬接口芯片TLC320AD50C

37、的工作原理的工作原理n音頻接口芯片音頻接口芯片TLC320AD50C集成了集成了16位位A/D和和D/A轉(zhuǎn)換器，使用過采樣（轉(zhuǎn)換器，使用過采樣（over sampling）技術(shù)技術(shù)提供提供16位位A/D和和D/A低速信號(hào)轉(zhuǎn)換，該器件包括低速信號(hào)轉(zhuǎn)換，該器件包括兩個(gè)串行的同步轉(zhuǎn)換通道，工作方式和采樣速率兩個(gè)串行的同步轉(zhuǎn)換通道，工作方式和采樣速率均可由均可由DSP編程設(shè)置。其內(nèi)部編程設(shè)置。其內(nèi)部ADC之后有抽樣濾之后有抽樣濾波器，波器，DAC之前有插值濾波器，接收和發(fā)送可同之前有插值濾波器，接收和發(fā)送可同時(shí)進(jìn)行。時(shí)進(jìn)行。圖8-30 AD50C的引腳排列圖8-31 AD50C的內(nèi)部結(jié)構(gòu)框圖 nAD5

38、0C片內(nèi)還包括一個(gè)定時(shí)器和控制器。該芯片片內(nèi)還包括一個(gè)定時(shí)器和控制器。該芯片可工作在單端或差分方式，支持可工作在單端或差分方式，支持3個(gè)從機(jī)級(jí)聯(lián)，個(gè)從機(jī)級(jí)聯(lián)，其參數(shù)設(shè)置模式采用單線串行口直接對(duì)內(nèi)部寄存其參數(shù)設(shè)置模式采用單線串行口直接對(duì)內(nèi)部寄存器編程，不受數(shù)據(jù)轉(zhuǎn)換串行口的影響。器編程，不受數(shù)據(jù)轉(zhuǎn)換串行口的影響。（1）ADC信號(hào)通道（如圖信號(hào)通道（如圖8-32、8-33）（2）DAC信號(hào)通道（如圖信號(hào)通道（如圖8-34所所示）示）（3）AD50C的控制寄存器（如表的控制寄存器（如表8-24所所示）示）圖8-32 ADC通道主通信時(shí)序圖圖8-33 ADC通道主通信和次通信時(shí)序圖圖8-34 DAC信號(hào)

39、通道主通信和次通信時(shí)序圖表8-24 控制寄存器1位功能表表8-25 控制寄存器2位功能表表8-26 控制寄存器3位功能表表8-27 控制寄存器4位功能表表8-28 寄存器映象表寄存器編號(hào)D12D11D10D9D8寄存器名字000000空操作寄存器100001控制寄存器1200010控制寄存器2300011控制寄存器3400100控制寄存器42TLC320AD50C與與TMS320C5402硬件接口設(shè)計(jì)硬件接口設(shè)計(jì)n硬件連接采用硬件連接采用AD50C為主控模式（為主控模式（=1），向），向C5402的的McBSP0（從設(shè)備）提供從設(shè)備）提供SCLK（數(shù)據(jù)移位時(shí)鐘）和數(shù)據(jù)移位時(shí)鐘）和FS（幀 同

40、步 脈 沖），并 控 制 數(shù) 據(jù) 的 傳 輸 過 程。幀 同 步 脈 沖），并 控 制 數(shù) 據(jù) 的 傳 輸 過 程。TMS320C5402工作于工作于SPI方式的從機(jī)模式，方式的從機(jī)模式，CLKX0和和FSX0為輸入引腳，在接收數(shù)據(jù)和發(fā)送數(shù)據(jù)時(shí)都是利用外為輸入引腳，在接收數(shù)據(jù)和發(fā)送數(shù)據(jù)時(shí)都是利用外界時(shí)鐘和移位脈沖。界時(shí)鐘和移位脈沖。C5402與與TLC320AD50C的硬件連接的硬件連接如如圖圖8-35所所示。示。FSSCLKDINDOUTFSX0FSR0CLKR0CLKX0DX0DR0TLC320AD50CMCLKTMS320C54028.192MHzFC圖8-35 TMS320C5402與

41、TLC320AD50C的硬件連接示意圖3軟件編制過程軟件編制過程（1）TMS320C5402串口的初始化。串口的初始化。（2）AD50C初始化。初始化。（3）用戶代碼的編寫。）用戶代碼的編寫。返回本節(jié)8.6 主機(jī)接口（主機(jī)接口（HPI）n8.6.1 HPI-8接口的結(jié)構(gòu)接口的結(jié)構(gòu)n8.6.2 HPI-8控制寄存器和接口信號(hào)控制寄存器和接口信號(hào)n8.6.3 HPI-8接口與主機(jī)的連接框圖接口與主機(jī)的連接框圖n8.6.4 HPI的的8條數(shù)據(jù)線作通用的條數(shù)據(jù)線作通用的I/O引腳引腳返回首頁8.6.1 HPI-8接口的結(jié)構(gòu)接口的結(jié)構(gòu)nHPI-8是一個(gè)是一個(gè)8位的并行口，外部主機(jī)是位的并行口，外部主機(jī)是

42、HPI的主的主控者，控者，HPI-8作為主機(jī)的從設(shè)備，其框圖如圖作為主機(jī)的從設(shè)備，其框圖如圖8-36所示。其接口包括一個(gè)所示。其接口包括一個(gè)8比特的雙向數(shù)據(jù)總線、比特的雙向數(shù)據(jù)總線、各種控制信號(hào)及各種控制信號(hào)及3個(gè)寄存器。片外的主機(jī)通過修個(gè)寄存器。片外的主機(jī)通過修改改HPI控制寄存器（控制寄存器（HPIC）設(shè)置工作方式，通過設(shè)置工作方式，通過設(shè)置設(shè)置HPI地址寄存器（地址寄存器（HPIA）來指定要訪問的片來指定要訪問的片內(nèi)內(nèi)RAM單元，通過讀單元，通過讀/寫數(shù)據(jù)鎖存器（寫數(shù)據(jù)鎖存器（HPID）來來對(duì)指定存儲(chǔ)器單元讀對(duì)指定存儲(chǔ)器單元讀/寫。主機(jī)通過寫。主機(jī)通過HCNTL0、HCNTLl管腳電平選

43、擇管腳電平選擇3個(gè)寄存器中的一個(gè)。個(gè)寄存器中的一個(gè)。圖8-36 HPI-8框圖返回本節(jié)8.6.2 HPI-8控制寄存器和接口信號(hào)控制寄存器和接口信號(hào)nHPI控制寄存器（控制寄存器（HPIC）狀態(tài)位控制著狀態(tài)位控制著HPI操作：操作：（1）BOB：字節(jié)次序位。字節(jié)次序位。（2）SMOD：標(biāo)準(zhǔn)標(biāo)準(zhǔn)HPI-8尋址方式位。尋址方式位。（3）DSPINT：主機(jī)向主機(jī)向C54x發(fā)出中斷位。發(fā)出中斷位。（4）HINT：C54x向主機(jī)發(fā)出中斷位。向主機(jī)發(fā)出中斷位。（5）XHPIA：增強(qiáng)增強(qiáng)HPI-8擴(kuò)展尋址使能位。擴(kuò)展尋址使能位。（6）HPIENA：增強(qiáng)增強(qiáng)HPI-8使能狀態(tài)位。使能狀態(tài)位。主機(jī)從HPIC寄存

44、器讀出數(shù)據(jù) 主機(jī)寫入HPIC寄存器的數(shù)據(jù)C54x從HPIC寄存器讀出的數(shù)據(jù)C54x寫入HPIC寄存器的數(shù)據(jù)圖8-37 標(biāo)準(zhǔn)HPI-8的HPIC寄存器位結(jié)構(gòu)圖主機(jī)從HPIC寄存器讀出數(shù)據(jù)主機(jī)寫入HPIC寄存器的數(shù)據(jù)C54xx從HPIC寄存器讀出的數(shù)據(jù)C54xx寫入HPIC寄存器的數(shù)據(jù)圖8-38 增強(qiáng)HPI-8的HPIC寄存器位結(jié)構(gòu)圖表8-29 HPI-8接口信號(hào)名稱及其功能返回本節(jié)8.6.3 HPI-8接口與主機(jī)的連接框圖接口與主機(jī)的連接框圖圖8-39 C54x HPI與主機(jī)鏈接框圖返回本節(jié)8.6.4 HPI的的8條數(shù)據(jù)線作通用的條數(shù)據(jù)線作通用的I/O引腳引腳表8-30 通用I/O控制寄存器(G

45、PIOCR)各位的功能返回本節(jié)8.7 外部總線操作外部總線操作n8.7.1 軟件等待狀態(tài)發(fā)生器軟件等待狀態(tài)發(fā)生器n8.7.2 可編程分區(qū)切換邏輯可編程分區(qū)切換邏輯n8.7.3 外部總線接口定時(shí)外部總線接口定時(shí)返回首頁8.7.1 軟件等待狀態(tài)發(fā)生器軟件等待狀態(tài)發(fā)生器表8-31 軟件等待狀態(tài)寄存器（SWWSR）各字段的功能表8-32 軟件等待狀態(tài)控制寄存器（SWCR）的功能返回本節(jié)8.7.2 可編程分區(qū)切換邏輯可編程分區(qū)切換邏輯表8-33 分區(qū)轉(zhuǎn)換控制寄存器（BSCR）各字段的功能圖8-40 存儲(chǔ)器兩次讀操作之間分區(qū)切換圖8-41 程序存儲(chǔ)器讀切換到數(shù)據(jù)存儲(chǔ)器讀返回本節(jié)8.7.3 外部總線接口定時(shí)

46、外部總線接口定時(shí)1存儲(chǔ)器尋址定時(shí)圖存儲(chǔ)器尋址定時(shí)圖n如圖如圖8-42所示為存儲(chǔ)器讀所示為存儲(chǔ)器讀讀讀寫操作時(shí)序圖。寫操作時(shí)序圖。如圖如圖8-43所示為存儲(chǔ)器寫所示為存儲(chǔ)器寫寫寫讀操作時(shí)序圖。讀操作時(shí)序圖。寫操作的地址線和數(shù)據(jù)線繼續(xù)保持有效約半個(gè)周寫操作的地址線和數(shù)據(jù)線繼續(xù)保持有效約半個(gè)周期，緊跟著寫操作之后的讀操作也要兩個(gè)機(jī)器周期，緊跟著寫操作之后的讀操作也要兩個(gè)機(jī)器周期。期。n如圖如圖8-44所示為程序空間讀插入一個(gè)等待周期的所示為程序空間讀插入一個(gè)等待周期的存儲(chǔ)器讀存儲(chǔ)器讀讀讀寫操作時(shí)序圖。寫操作時(shí)序圖。圖8-42 存儲(chǔ)器讀讀寫操作時(shí)序圖8-43 存儲(chǔ)器寫寫讀操作時(shí)序圖8-44 存儲(chǔ)器讀讀

47、寫操作時(shí)序（程序空間讀插入一個(gè)等待周期）2I/O尋址定時(shí)圖尋址定時(shí)圖n如圖如圖8-45所示為并行所示為并行I/O口讀口讀寫寫讀操作時(shí)序圖。讀操作時(shí)序圖。如圖如圖8-46所示為所示為插入一個(gè)等待周期的插入一個(gè)等待周期的并行并行I/O口口讀讀寫寫讀操作時(shí)序圖。每次讀操作時(shí)序圖。每次I/O讀寫操作都延長讀寫操作都延長一個(gè)機(jī)器周期。一個(gè)機(jī)器周期。n如果如果I/O讀讀/寫操作緊跟在存儲(chǔ)器讀寫操作緊跟在存儲(chǔ)器讀/寫操作之后，寫操作之后，則則I/O讀讀/寫操作至少寫操作至少3個(gè)機(jī)器周期，如果存儲(chǔ)器讀個(gè)機(jī)器周期，如果存儲(chǔ)器讀操作緊跟在操作緊跟在I/O讀讀/寫操作之后，則存儲(chǔ)器讀操作寫操作之后，則存儲(chǔ)器讀操作至

48、少至少2個(gè)機(jī)器周期。個(gè)機(jī)器周期。圖8-45 并行I/O口讀寫讀操作時(shí)序圖8-46 并行I/O口讀寫讀操作時(shí)序（插入一個(gè)等待周期）3軟、硬件等待狀態(tài)的使用軟、硬件等待狀態(tài)的使用nDSP無論是運(yùn)算還是存取數(shù)據(jù)，速度都很快，但無論是運(yùn)算還是存取數(shù)據(jù)，速度都很快，但外部存儲(chǔ)器或其他設(shè)備的讀寫周期都較長。因此外部存儲(chǔ)器或其他設(shè)備的讀寫周期都較長。因此經(jīng)常用等待方式訪問外存儲(chǔ)器。經(jīng)常用等待方式訪問外存儲(chǔ)器。nDSP有軟等待（內(nèi)等待）、硬等待（外等待）訪有軟等待（內(nèi)等待）、硬等待（外等待）訪問控制以便于與不同速度的外圍器件交換數(shù)據(jù)，問控制以便于與不同速度的外圍器件交換數(shù)據(jù)，同時(shí)同時(shí)DSP自身的運(yùn)行速度又可以保持很高。軟、自身的運(yùn)行速度又可以保持很高。軟、硬件等待都可以分別對(duì)不同類型、不同地址范圍硬件等待都可以分別對(duì)不同類型、不同地址范圍的外設(shè)產(chǎn)生不同的等待狀態(tài)數(shù)。的外設(shè)產(chǎn)生不同的等待狀態(tài)數(shù)。返回本節(jié)