《清華模電數(shù)電課件第28講組合邏輯電路設計方法、編碼器.ppt》由會員分享，可在線閱讀，更多相關《清華模電數(shù)電課件第28講組合邏輯電路設計方法、編碼器.ppt（28頁珍藏版）》請在裝配圖網(wǎng)上搜索。

1、第二十八講 組合邏輯電路設計方法、 編碼器,一、概述 1、組合邏輯電路的特點 1）從功能上 2）從電路結(jié)構(gòu)上,任意時刻的輸出僅 取決于該時刻的輸入,不含記憶（存儲）元件,2、邏輯功能的描述,二、組合邏輯電路的分析和設計,,,1、 組合邏輯電路的分析,已知組合邏輯電路,寫輸出邏輯表達式,化簡,分析其功能,填真值表,分析其功能,1）分析方法：,,,,,,,2）、舉例：試分析如下電路圖的邏輯功能。,邏輯函數(shù)表達式：,解：,,邏輯真值表：,結(jié)論： 當DCBA表示的二進制數(shù)小于或等于5時Yo為1，這個二進制數(shù)大于5且小于11時Y1為1，當這個二進制數(shù)大于或等于11時Y2為1。 因此，這個邏輯

2、電路可以用來判別輸入的4位二進制數(shù)數(shù)值的范圍。,工程上的最佳設計，通常需要用多個指標去衡量，主要考 慮的問題有以下幾個方面： 所用的邏輯器件數(shù)目最少，器件的種類最少，且器件之間 的連線最少。這樣的電路稱“最小化”電路。 滿足速度要求，應使級數(shù)最少，以減少門電路的延遲。 功耗小，工作穩(wěn)定可靠。,所謂組合邏輯電路設計，就是根據(jù)給出的實際邏輯問題，求出實現(xiàn)這一邏輯功能的最佳邏輯電路。,2、組合邏輯電路的設計,1、邏輯抽象 分析因果關系，確定輸入/輸出變量 定義邏輯狀態(tài)的含意（賦值） 列出真值表 2、寫出函數(shù)式 3、選定器件類型 4、根據(jù)所選器件：對邏輯式化簡（用門） 變換（用MSI） 或進行相應

3、的描述（PLD） 5、畫出邏輯電路圖，或下載到PLD 6、工藝設計,組合邏輯電路的設計步驟：,組合邏輯電路的設計過程,返回,返回,設計舉例：,設計一個監(jiān)視交通信號燈狀態(tài)的邏輯電路,設計舉例：,1. 抽象 輸入變量: 紅（R）、黃（A）、綠（G） 輸出變量： 故障信號（Z） 2. 寫出邏輯表達式,設計舉例：,3. 選用小規(guī)模SSI器件 4. 化簡 5. 畫出邏輯圖,,,,,用與或非門表示,三、若干常用組合邏輯電路,1、 編碼器 編碼：將輸入的每個高/低電平信號變成一個對應的二進制代碼 普通編碼器 優(yōu)先編碼器,1）、普通編碼器,特點：任何時刻只允許輸入一個編碼信號。 例：3位二進制普通編碼器,利用

4、無關項化簡，得：,2）、優(yōu)先編碼器,特點：允許同時輸入兩個以上的編碼信號，但只對其中優(yōu)先權(quán)最高的一個進行編碼。 例：8線-3線優(yōu)先編碼器 （設I7優(yōu)先權(quán)最高I0優(yōu)先權(quán)最低）,,,,,低電平,,實例：74HC148,選通信號,,選通信號,,,,附加輸出信號,,為0時，電路工作無編碼輸入,為0時，電路工作有編碼輸入,附加輸出信號的狀態(tài)及含意,控制端擴展功能舉例：,例：用兩片8線-3線優(yōu)先編碼器 16線-4線優(yōu)先編碼器 其中， 的優(yōu)先權(quán)最高 ,,,,,,,,,,第一片為高優(yōu)先權(quán) 只有(1)無編碼輸入時，(2)才允許工作 第(1)片 時表示對 的編碼 低3位輸出應是兩片的輸出的“或”,,3）、二-十進制優(yōu)先編碼器,將 編成0110 1110 的優(yōu)先權(quán)最高， 最低 輸入的低電平信號變成一個對應的十進制的編碼,74LS147的功能表,