《軟件無(wú)線電通信平臺(tái)設(shè)計(jì)研究》由會(huì)員分享，可在線閱讀，更多相關(guān)《軟件無(wú)線電通信平臺(tái)設(shè)計(jì)研究（5頁(yè)珍藏版）》請(qǐng)?jiān)谘b配圖網(wǎng)上搜索。

1、軟件無(wú)線電通信平臺(tái)設(shè)計(jì)研究 摘要 這些年來(lái)，無(wú)線電通信技術(shù)得到了大力的發(fā)展，軟件無(wú)線電通信則是該項(xiàng)技術(shù)未來(lái)的發(fā)展方向，目前世界各國(guó)都積極地對(duì)這項(xiàng)技術(shù)進(jìn)行研究。軟件無(wú)線電通信最早是由美國(guó)提出，其設(shè)計(jì) 　　這些年來(lái)，無(wú)線電通信技術(shù)得到了大力的發(fā)展，軟件無(wú)線電通信則是該項(xiàng)技術(shù)未來(lái)的發(fā)展方向，目前世界各國(guó)都積極地對(duì)這項(xiàng)技術(shù)進(jìn)行研究。軟件無(wú)線電通信最早是由美國(guó)提出，其設(shè)計(jì)理念是利用硬件平臺(tái)以及開放式的框架結(jié)構(gòu)，通過軟件來(lái)完成無(wú)線通信的功能。目前，傳統(tǒng)的無(wú)線通信處理平臺(tái)存在著較多的弊端，如軟件編制困難、平臺(tái)可靠性較差、缺乏統(tǒng)一的對(duì)外接口及技術(shù)標(biāo)準(zhǔn)等，急需一種兼容性較高的高帶寬信

2、號(hào)處理平臺(tái)，用來(lái)滿足日益復(fù)雜的無(wú)線電通信需求。因此，本文對(duì)基于VPX架構(gòu)的軟件無(wú)線電通信平臺(tái)進(jìn)行設(shè)計(jì)研究。 　　1VPX總線標(biāo)準(zhǔn) 　　VPX總線標(biāo)準(zhǔn)是以VIE工業(yè)總線為基礎(chǔ)的，利用先進(jìn)的接插件技術(shù)與高速串行技術(shù)，彌補(bǔ)了VIE總線存在的不足，從而提高了數(shù)據(jù)傳輸?shù)男?。VPX總線標(biāo)準(zhǔn)的制定，為其系統(tǒng)框架與產(chǎn)品的兼容性提供了堅(jiān)實(shí)的基礎(chǔ)。同時(shí)也對(duì)電源插槽、背板槽位以及模塊的標(biāo)準(zhǔn)進(jìn)行了規(guī)定，并對(duì)其應(yīng)用模式進(jìn)行了詳細(xì)的描述，解決了軟件無(wú)線電通信平臺(tái)系統(tǒng)中不同板卡所存在的不兼容問題，提高了平臺(tái)系統(tǒng)的集成度。 　　2基于VPX架構(gòu)的軟件無(wú)線電通信處理平臺(tái)

3、　　2.1平臺(tái)架構(gòu)設(shè)計(jì) 　　采用具有開放性的硬件平臺(tái)，使平臺(tái)具備集中調(diào)度、集中控制、集中管理以及通信加密等功能。該硬件構(gòu)架由總線背板、信號(hào)處理單元以及其他單元模塊構(gòu)成。其中總線背板由主控交換、通信加密、信號(hào)處理、信道以及3個(gè)擴(kuò)展單元共7個(gè)槽位構(gòu)成，除了主控交換槽位不能更改，其余6個(gè)槽位都可以相互調(diào)換。這種以一個(gè)交換節(jié)點(diǎn)為核心的連接結(jié)構(gòu)具有結(jié)構(gòu)簡(jiǎn)單、容錯(cuò)性較好的優(yōu)點(diǎn)。VPX架構(gòu)系統(tǒng)由數(shù)據(jù)、控制、管理三種總線構(gòu)成，其中數(shù)據(jù)總線用來(lái)對(duì)傳輸速率、實(shí)時(shí)性要求較高的數(shù)據(jù)信息進(jìn)行傳輸，如頻數(shù)據(jù)與信道控制信息數(shù)據(jù)就需要由數(shù)據(jù)總線來(lái)完成?？刂瓶偩€用來(lái)對(duì)低速控制信息進(jìn)行傳輸，如波形的控制信息與加載文件

4、就需要控制總線來(lái)完成。管理總線用來(lái)對(duì)平臺(tái)各單元的模塊運(yùn)行狀態(tài)、故障以及溫度越線等數(shù)據(jù)進(jìn)行上報(bào)。VPX架構(gòu)系統(tǒng)的各功能模塊，具體功能如下主控交換單元：是平臺(tái)的核心，能夠?qū)ζ脚_(tái)的所有信號(hào)進(jìn)行調(diào)度與管理。擴(kuò)展單元：能夠?qū)π诺绬卧蚩偩€接口進(jìn)行擴(kuò)展。背板單元：為平臺(tái)提供板卡槽位，為槽位上的板卡提供電流、時(shí)鐘以及信息交換的通道。由于平臺(tái)設(shè)計(jì)的復(fù)雜性，本文重點(diǎn)對(duì)背板與信號(hào)處理平臺(tái)的設(shè)計(jì)進(jìn)行論述。 　　2.2背板的拓?fù)渚W(wǎng)絡(luò)設(shè)計(jì) 　　為了提高平臺(tái)的可行性與可靠性，本文依照VPX標(biāo)準(zhǔn)對(duì)其進(jìn)行設(shè)計(jì)。在該標(biāo)準(zhǔn)中符合平臺(tái)設(shè)計(jì)需求的背板架構(gòu)為3U七槽架構(gòu)，由一個(gè)交換/管理與六個(gè)負(fù)載槽位組成，這六

5、個(gè)負(fù)載槽位可以相互調(diào)換，同時(shí)和交換/管理槽位與總線建立聯(lián)系。從功能層面進(jìn)行劃分可以分為數(shù)據(jù)、管理、控制、共用四層。為了滿足3U七槽架構(gòu)信息處理的需求，其數(shù)據(jù)總線需要采用4X的RapidⅠ0總線，且總線的傳輸速率不低于6.25Gbps/s;為了滿足平臺(tái)控制接口的控制需求，需要交換/管理槽位使用SGMIⅠ接口與其他單元進(jìn)行連接，且傳輸速率不低于1.25Gbps/s;為了滿足平臺(tái)對(duì)各單元運(yùn)行狀態(tài)的管理，需要交換/管理槽位使用IPMB總線進(jìn)行管理。 　　2.3高速信號(hào)處理單元設(shè)計(jì) 　　該單元是平臺(tái)的重要組成部分，依照VPX標(biāo)準(zhǔn)并采用3U標(biāo)準(zhǔn)的VPX板卡架構(gòu)對(duì)該單元進(jìn)行設(shè)計(jì)。該單

6、元采用飛思卡爾MPC8548E處理器作為單元的核心控制器，同時(shí)配合PowerQuiccIII處理器，集成E500內(nèi)核。該內(nèi)核的最大運(yùn)行頻率可以達(dá)到1.2GHz，滿足平臺(tái)的無(wú)線通信需求，同時(shí)支持RapidI0、SGMIⅠ、USB、SPI等多種專業(yè)級(jí)接口，隨著技術(shù)的不斷成熟，其應(yīng)用范圍會(huì)更加廣泛。為了實(shí)現(xiàn)高速信號(hào)處理單元性能的最大化，同時(shí)考慮到平臺(tái)還需要具備支持外置設(shè)備以及內(nèi)存擴(kuò)展的功能，在設(shè)計(jì)中采用TI公司的多核TMS320C6474處理器，該處理器最大運(yùn)行速率可達(dá)1.2GHz，具備三個(gè)獨(dú)立的C64+內(nèi)核，并支持多種儲(chǔ)存控制接口。此外，該單元采用FPGA來(lái)實(shí)現(xiàn)單元中的中頻信號(hào)變頻、解碼、PN序列

7、以及射頻等各項(xiàng)功能。隨著我國(guó)軟件無(wú)線電的不斷發(fā)展，平臺(tái)中程序運(yùn)行所占用的資源逐漸增多，算法的復(fù)雜程度不斷增加，為了保證平臺(tái)在實(shí)際運(yùn)行中的穩(wěn)定性，需要一種性能良好同時(shí)可以對(duì)其進(jìn)行擴(kuò)展的FPGA。因此，本文選擇Virtex5系列的XC5VSX95T可編程邏輯器件。在實(shí)際使用中能豐富平臺(tái)的內(nèi)部資源，為平臺(tái)今后的升級(jí)與擴(kuò)展提供上升空間。本文所涉及的高速信號(hào)處理單元符合VPX標(biāo)準(zhǔn)架構(gòu)，在今后的應(yīng)用中具有廣泛的適用性，為我國(guó)的軟件無(wú)線電通信平臺(tái)的建設(shè)與發(fā)展奠定了基礎(chǔ)。 　　2.4信號(hào)完整性設(shè)計(jì) 　　在信號(hào)數(shù)據(jù)傳輸?shù)倪^程中，如果傳輸速率超過100MHz，信號(hào)的完整性就會(huì)受到影響，如果

8、信號(hào)完整性的問題得不到解決，那么將會(huì)對(duì)平臺(tái)的運(yùn)行性能造成嚴(yán)重影響。所以，在平臺(tái)設(shè)計(jì)之初就應(yīng)該對(duì)信號(hào)完整性問題進(jìn)行思考，盡可能減少因信號(hào)完整性問題而引發(fā)的信號(hào)抖動(dòng)、串?dāng)_、阻抗不配等問題。本文針對(duì)這一問題，從板級(jí)信號(hào)完整性出發(fā)對(duì)解決信號(hào)完整性問題進(jìn)行探討。本文在印制板的設(shè)計(jì)上，通過AllegroPCBSI軟件對(duì)其進(jìn)行建模分析。并在具體設(shè)計(jì)過程中，使用線路拓補(bǔ)來(lái)對(duì)其進(jìn)行約束，如在時(shí)鐘線路中使用拓補(bǔ)形式。元器件的安裝布局也會(huì)對(duì)信號(hào)的完整性造成影響，如電源的噪聲，因此在布局時(shí)電源應(yīng)遠(yuǎn)離數(shù)據(jù)總線。阻抗配比也會(huì)對(duì)信號(hào)的完整性造成影響，因此印制板在設(shè)計(jì)時(shí)要注意板上的線寬。 　　3性能分析

9、 　　3.1平臺(tái)的處理性能分析 　　對(duì)平臺(tái)的處理性能進(jìn)行分析，主要有以下兩點(diǎn)：一是平臺(tái)核心處理器的運(yùn)算能力，二是平臺(tái)的數(shù)據(jù)傳輸帶寬。由于本文在平臺(tái)設(shè)計(jì)時(shí)僅涉及交換/管理單元的互聯(lián)，并沒有對(duì)平臺(tái)核心處理器的運(yùn)算能力進(jìn)行研究，因此在對(duì)平臺(tái)處理性能的分析上，主要是研究其數(shù)據(jù)傳輸?shù)膸?。本文所采用的處理器?nèi)核C64+，其處理性能最高可以達(dá)到9600Mb/s。與普通處理器相比，本文所采用的處理器是普通處理器性能3倍以上。 　　3.2平臺(tái)的傳輸性能分析 　　平臺(tái)的傳輸性能分析主要體現(xiàn)在數(shù)據(jù)層與控制層的傳輸性能，本文所采用的數(shù)據(jù)層其傳輸帶寬為25Gbit/s，控制層的傳

10、輸帶寬為2.5Gbit/s，這與目前現(xiàn)役的軟件無(wú)線電通信平臺(tái)的帶寬相比有了較大的提升。 　　4結(jié)語(yǔ) 　　本文在對(duì)VPX總線標(biāo)準(zhǔn)進(jìn)行分析的基礎(chǔ)上，設(shè)計(jì)了基于VPX架構(gòu)的軟件無(wú)線電通信平臺(tái)，通過性能分析可以看出，本文所設(shè)計(jì)的平臺(tái)相比于目前現(xiàn)役的軟件無(wú)線電通信平臺(tái)具有一定的優(yōu)勢(shì)。由此可見，本文所設(shè)計(jì)的平臺(tái)，具有高帶寬、高處理能力，高吞吐量的技術(shù)優(yōu)勢(shì)，能夠滿足無(wú)線電通信的實(shí)際使用需求，同時(shí)該平臺(tái)還能夠應(yīng)用在雷達(dá)、圖像處理、電子對(duì)抗等多個(gè)需要高性能信號(hào)處理系統(tǒng)的領(lǐng)域之中。為我國(guó)軟件無(wú)線電通信平臺(tái)的發(fā)展提供了技術(shù)參考。 　　參考文獻(xiàn) 　　[1]賈福山.基于O

11、penVPX標(biāo)準(zhǔn)的軟件無(wú)線電信號(hào)處理平臺(tái)設(shè)計(jì)[J].硅谷,2014,7(13):10-12. 　　[2]潘樂.中頻信號(hào)處理模塊在可重構(gòu)平臺(tái)中的設(shè)計(jì)和實(shí)現(xiàn)[D].四川:電子科技大學(xué)，2015. 　　[3]黃偉強(qiáng),賈福山.基于軟件無(wú)線電技術(shù)的電臺(tái)架構(gòu)設(shè)計(jì)研究[J].信息通信,2016(08):215-216. 　　[4]楊小牛.軟件無(wú)線電技術(shù)與應(yīng)用[M].北京:北京理工大學(xué)出版社,2010. 　　[5]王濤,王瑜坤.軟件無(wú)線電技術(shù)在無(wú)線通信系統(tǒng)中的應(yīng)用[J].現(xiàn)代電信科技,2003(06):38-40+47. 　　《軟件無(wú)線電通信平臺(tái)設(shè)計(jì)研究》來(lái)源：《電子技術(shù)》，作者：李登國(guó)