《高速數(shù)字調(diào)制解調(diào)器硬件設(shè)計(jì)》由會員分享，可在線閱讀，更多相關(guān)《高速數(shù)字調(diào)制解調(diào)器硬件設(shè)計(jì)（13頁珍藏版）》請?jiān)谘b配圖網(wǎng)上搜索。

1、高速數(shù)字調(diào)制解調(diào)器硬件設(shè)計(jì) 學(xué)生： 龍文艷 指導(dǎo)教師：喬建良 v本課題源自橫向合作的科研項(xiàng)目，要求設(shè)計(jì)、制作一個通用的高速數(shù)字調(diào)制解調(diào)器硬件平臺，并對此硬件進(jìn)行軟件編程，實(shí)現(xiàn)對多路不同速率、不同格式數(shù)據(jù)源的組幀、高速數(shù)據(jù)調(diào)制、中頻驅(qū)動功能，同時實(shí)現(xiàn)對中頻輸入數(shù)據(jù)的高速解調(diào)、分路功能。 v本文主要完成上述課題的部分任務(wù)：在實(shí)驗(yàn)室現(xiàn)有的硬件平臺上完成高速調(diào)制器的軟件編程、調(diào)試，并研究高速調(diào)制解調(diào)器的硬件電路設(shè)計(jì)。通過平時所掌握硬件設(shè)計(jì)能力和實(shí)際的專業(yè)，近幾年的大學(xué)學(xué)習(xí)使得我掌握單片機(jī)知識，培養(yǎng)扎實(shí)了軟硬件設(shè)計(jì)能力，運(yùn)用所學(xué)相關(guān)專業(yè)知識解決檢測與控制領(lǐng)域相關(guān)問題 v主要參考資料：v 1、侯伯亨 顧新

2、 著，VHDL硬件描述語言與數(shù)字邏輯電路設(shè)計(jì)，西安電子科技大學(xué)出版社，1997v 2、TMS320C2XX高速數(shù)字信號處理器原理與應(yīng)用，北京聞亭科技發(fā)展有限公司，1998v 3、竇振中，單片機(jī)外圍器件實(shí)用手冊存儲器分冊，北京航空航天大學(xué)出版社，1998v 4、李君凱 丁化成，一種新型的電力系統(tǒng)諧波分析儀采樣計(jì)算方法，電測與儀表，2000.10v 5、51系列單片機(jī)高級實(shí)例開發(fā)指南（附CD-ROM光盤一張）李軍 等編著 北京航空航天大學(xué)出版社 2004年06月 v常用的數(shù)字調(diào)制方式有頻移鍵控FSK、最小頻移鍵控MSK、高斯最小頻移鍵控GMSK、正交幅度調(diào)制QAM、正交頻分復(fù)用OFDM和四相相移鍵

3、控QPSK等,巡航導(dǎo)彈測控實(shí)現(xiàn)高精度和快速反應(yīng)奠定基礎(chǔ)，這些信息傳輸都需要采用高速調(diào)制解調(diào)技術(shù)。 v第一章 緒論 1.1 數(shù)字調(diào)制技術(shù)簡介1.2 課題背景1.3 本文的主要工作1.4 章節(jié)總結(jié) v第二章 QDPSK調(diào)制解調(diào)器原理及方案選擇2.1 QDPSK調(diào)制解調(diào)原理2.1.1頻移鍵控FSK 2.1.2最小頻移鍵控MSK 2.1.3高斯最小頻移鍵控GMSK 2.1.4正交頻分復(fù)用OFDM 2.1.5 差分四相相移鍵控(QDPSK)2.2 采用QDPSK調(diào)制解調(diào)方案的理由 v第三章 高速數(shù)字調(diào)制解調(diào)器的硬件設(shè)計(jì)3.1 方案選擇3.2 高速數(shù)字調(diào)制解調(diào)器的硬件設(shè)計(jì)方案3.3 主要器件的選型及介紹3

4、.3.1 FPGA器件 3.3.2 D/A轉(zhuǎn)換器3.3.3 A/D轉(zhuǎn)換器3.4 本文總結(jié) v核心電路圖簡介：FPGA 數(shù)字下變頻高速A/D中頻接受信號輸入FLASH SRAMD/A變換中頻調(diào)制信號輸出時鐘電源其他外圍電路差分/單端CPCI-J5單端/差分CPCI-J4 CPCI-J3 PCI90554EEPROM配置芯片CPCI-J1 v本系統(tǒng)硬件的主要設(shè)計(jì)思路是以FPGA為核心，采用CPCI數(shù)據(jù)接口，可同時完成數(shù)據(jù)調(diào)制解調(diào)基帶處理及中頻調(diào)制解調(diào)工作。設(shè)計(jì)的硬件電路框圖如圖3.2.1所示，高速數(shù)字調(diào)制解調(diào)器的硬件主要由FPGA主處理器及外擴(kuò)存儲器、 數(shù)/模轉(zhuǎn)換及中頻濾波放大、模/數(shù)轉(zhuǎn)換及數(shù)字下

5、變頻、輸入/輸出CPCI數(shù)據(jù)接口、電源和時鐘及其他電路等五部分構(gòu)成。 v數(shù)據(jù)調(diào)制 從CPCI接口輸入的多路差分?jǐn)?shù)據(jù)信號經(jīng)過差分/單端轉(zhuǎn)換器變成單端信號后進(jìn)入FPGA，進(jìn)行數(shù)據(jù)組幀，然后作QDPSK調(diào)制，調(diào)制后的基帶信號進(jìn)入高速D/A轉(zhuǎn)換器進(jìn)行正交調(diào)制、數(shù)字上變頻、D/A變換、中頻濾波放大，得到中頻調(diào)制信號輸出，該信號經(jīng)過上變頻器、高功率放大和天線輻射到空間。 v數(shù)據(jù)解調(diào) 從天線接收的信號經(jīng)過低噪聲放大、下變頻和濾波后進(jìn)入信號處理板，該板對輸入的中頻調(diào)制信號進(jìn)行高速A/D采樣、數(shù)字下變頻后，送入FPGA進(jìn)行正交解調(diào)和基帶信號處理，最后恢復(fù)出各路數(shù)據(jù)信號，這些數(shù)據(jù)再經(jīng)過單端/差分轉(zhuǎn)換，送至CPCI總線。 v 謝謝各位老師！