《暨南大學(xué)數(shù)字電子技術(shù)實(shí)驗(yàn)3報(bào)告.doc》由會(huì)員分享，可在線(xiàn)閱讀，更多相關(guān)《暨南大學(xué)數(shù)字電子技術(shù)實(shí)驗(yàn)3報(bào)告.doc（6頁(yè)珍藏版）》請(qǐng)?jiān)谘b配圖網(wǎng)上搜索。

暨南大學(xué)本科實(shí)驗(yàn)報(bào)告專(zhuān)用紙 課程名稱(chēng) 數(shù)字邏輯電路實(shí)驗(yàn) 成績(jī)?cè)u(píng)定 實(shí)驗(yàn)項(xiàng)目名稱(chēng) 組合邏輯電路組裝與設(shè)計(jì)測(cè)調(diào)試指導(dǎo)教師 秦嶺松 實(shí)驗(yàn)項(xiàng)目編號(hào) 實(shí)驗(yàn)項(xiàng)目類(lèi)型 驗(yàn)證型 實(shí)驗(yàn)地點(diǎn) B406 學(xué)生姓名 學(xué)號(hào) 學(xué)院 電氣信息 系 　　　　專(zhuān)業(yè) 實(shí)驗(yàn)時(shí)間 年 月 日下午～ 月 日 午 溫度 ℃濕度 一． 實(shí)驗(yàn)?zāi)康? 1. 深入學(xué)習(xí)掌握組合邏輯電路的設(shè)計(jì)和安裝方法。 2. 進(jìn)一步加深數(shù)字邏輯電路調(diào)測(cè)試方法掌握。 3. 學(xué)習(xí)DS-4 型 數(shù)字系統(tǒng)綜合實(shí)驗(yàn)平臺(tái)可編輯數(shù)字波形發(fā)生器組成和使用方法。 二． 實(shí)驗(yàn)器件、儀器和設(shè)備 1. 四雙輸入與非門(mén)74LS00 1片 2. 四異或門(mén)74LS86 1片 3. 雙4輸入與非門(mén)74LS20 1片 4. PC機(jī)（數(shù)字信號(hào)顯示儀） 5. 數(shù)字萬(wàn)用表UT56 6. TDS－4數(shù)字系統(tǒng)綜合實(shí)驗(yàn)平臺(tái) 7. GOS－6051示波器 暨南大學(xué)本科實(shí)驗(yàn)報(bào)告專(zhuān)用紙(附頁(yè)) 三． 實(shí)驗(yàn)步驟和測(cè)試分析 1. 組合邏輯電路測(cè)試方法介紹 數(shù)字電路靜態(tài)測(cè)試方法是：給定數(shù)字電路若干組靜態(tài)輸入值，測(cè)定數(shù)字電路的輸出值是否正確。數(shù)字電路狀態(tài)測(cè)試的過(guò)程是在數(shù)字電路設(shè)計(jì)好后，將其安裝連接成完整的線(xiàn)路，把線(xiàn)路的輸入接到邏輯電平開(kāi)關(guān)上，線(xiàn)路的輸出接到電平指示燈（LED）或用萬(wàn)用表測(cè)量進(jìn)行電平測(cè)試,按功能表或狀態(tài)表的要求，改變輸入狀態(tài)，觀(guān)察輸入和輸出之間的關(guān)系是否符合設(shè)計(jì)要求。數(shù)字電路電平測(cè)試是測(cè)量數(shù)字電路輸入與輸出邏輯電平（電壓）值是否正確的一種方法。 靜態(tài)測(cè)試是檢查設(shè)計(jì)與接線(xiàn)是否正確無(wú)誤的重要一步。 數(shù)字電路動(dòng)態(tài)測(cè)試方法是：在靜態(tài)測(cè)試的基礎(chǔ)上，按設(shè)計(jì)要求在輸入端加動(dòng)態(tài)脈沖信號(hào)，觀(guān)察輸出端波形是否符合設(shè)計(jì)要求，這是動(dòng)態(tài)測(cè)試，動(dòng)態(tài)測(cè)試的主要目的測(cè)試電路的頻率特性（如測(cè)試電路使用時(shí)的頻率范圍）等）及穩(wěn)定特性等。 測(cè)試數(shù)據(jù)分析： 1) 要使74系列TTL集成芯片正確工作除了必須接好電源（＋VCC＝5V和地GND）外，還必須使邏輯輸入低電平≤0.8V（越靠近0V越好），輸入高電平≥2V （越靠近5V越好），如果不按照此輸入電平要求進(jìn)行信號(hào)輸入就可能損壞芯片或得不到正確的邏輯輸出電平。 2) 74系列TTL集成芯片正確的輸出邏輯低電平≤0.2V （越靠近0V越好），輸出高電平≥3.5V （越靠近5V越好），如果芯片輸出邏輯電平不符合以上值，這說(shuō)明有可能芯片損壞、或者電路連接、或者設(shè)計(jì)存在問(wèn)題，實(shí)驗(yàn)過(guò)程中隨時(shí)必須對(duì)測(cè)試的數(shù)據(jù)進(jìn)行分析，當(dāng)發(fā)現(xiàn)測(cè)試數(shù)據(jù)不符合邏輯電平的有效輸出值或不滿(mǎn)足設(shè)計(jì)要求邏輯電平時(shí)，電路可能存在問(wèn)題，對(duì)于存在的問(wèn)題必須查找原因，并解決存在問(wèn)題，這樣才能使得實(shí)驗(yàn)者獲得理論和實(shí)驗(yàn)水平的提高，從而達(dá)到做實(shí)驗(yàn)的真正目的。 2. 裁判合格信號(hào)邏輯電路組裝與測(cè)試 1) 邏輯電路組裝 根據(jù)預(yù)習(xí)時(shí)畫(huà)出的舉重比賽裁判合格信號(hào)邏輯電路接線(xiàn)圖，采用74LS00芯片組裝實(shí)現(xiàn)舉重比賽裁判合格信號(hào)邏輯電路。 2) 電路測(cè)調(diào)試 i. 采用靜態(tài)測(cè)試方法進(jìn)行電路測(cè)調(diào)試。 暨南大學(xué)本科實(shí)驗(yàn)報(bào)告專(zhuān)用紙(附頁(yè)) 接好電路后，將三個(gè)裁判信號(hào)用邏輯開(kāi)關(guān)置入（由邏輯電平信號(hào)源提供輸入信號(hào)），裁判結(jié)果輸出接LED指示燈（輸出信號(hào)通過(guò)邏輯電平指示燈進(jìn)行顯示測(cè)試）。 逐個(gè)檢測(cè)八種裁判輸入信號(hào)下的輸出狀態(tài)，獲得邏輯電路真值表，通過(guò)分析實(shí)驗(yàn)結(jié)果（實(shí)測(cè)真值表）確定出那位是主裁判輸入端，那兩位是副裁判輸入端及裁決結(jié)果與裁判的表決結(jié)果關(guān)系，從而得出邏輯電路功能。 實(shí)驗(yàn)序號(hào) 甲 乙 丙 裁判結(jié)果 1 0 0 0 0 2 0 0 1 0 3 0 1 0 0 4 0 1 1 1 5 1 0 0 0 6 1 0 1 0 7 1 1 0 1 8 1 1 1 1 ii. 采用動(dòng)態(tài)測(cè)試方法進(jìn)行電路測(cè)調(diào)試。 三個(gè)裁判信號(hào)均為動(dòng)態(tài)信號(hào),由固定方波信號(hào)源提供，頻率分別為2MHz、1MHz和0.5MHz（思考：選擇的輸入信號(hào)是否合理？為什么？）；裁判輸出結(jié)果和全部輸入信號(hào)由數(shù)字信號(hào)顯示儀波形，并記錄波形，通過(guò)分析數(shù)字波形判斷確定出哪位是主裁判輸入端，哪兩位是副裁判輸入端及裁決結(jié)果與裁判的表決結(jié)果關(guān)系，從而得出邏輯電路功能。 測(cè)試要求：全部輸入信號(hào)和輸出信號(hào)由數(shù)字信號(hào)顯示儀波形測(cè)試，并記錄波形，分析電路邏輯功能，得出分析結(jié)論。 頻率為2MHZ,1MHZ,0.5MHZ： 頻率為1MHZ,0.5MHZ,0.1MHZ： 暨南大學(xué)本科實(shí)驗(yàn)報(bào)告專(zhuān)用紙(附頁(yè)) 3. 加/減運(yùn)算組合邏輯電路設(shè)計(jì)與組裝 1) 采用本實(shí)驗(yàn)所給芯片74LS00、 74LS86和 74LS20設(shè)計(jì)一個(gè)全加\全減法器，該電路在控制信號(hào)的作用下可以分別進(jìn)行加運(yùn)算或減運(yùn)算。當(dāng)控制信號(hào)M＝0時(shí)，實(shí)現(xiàn)加運(yùn)算，當(dāng)控制信號(hào)M＝1時(shí)，實(shí)現(xiàn)減運(yùn)算。請(qǐng)預(yù)先在預(yù)習(xí)實(shí)驗(yàn)時(shí)設(shè)計(jì)出邏輯電路，并畫(huà)好邏輯電路圖及接線(xiàn)圖，根據(jù)電路接線(xiàn)圖實(shí)現(xiàn)設(shè)計(jì)電路組裝。 布爾代數(shù)： 邏輯電路： 2) 分別采用靜態(tài)測(cè)試方法和動(dòng)態(tài)測(cè)試方法對(duì)設(shè)計(jì)電路進(jìn)行測(cè)試。 i. 靜態(tài)測(cè)試方法測(cè)調(diào)試設(shè)計(jì)電路 根據(jù)靜態(tài)測(cè)試方法原理及實(shí)驗(yàn)臺(tái)所能提供的各種測(cè)試條件自行設(shè)計(jì)測(cè)試步驟且畫(huà)出測(cè)試接線(xiàn)圖，進(jìn)行靜態(tài)測(cè)試，記錄測(cè)試結(jié)果。分析測(cè)試結(jié)果是否滿(mǎn)足設(shè)計(jì)要求，如果電路邏輯功能不正確，查找原因并解決存在的問(wèn)題。 提示：測(cè)試步驟及方法可參考實(shí)驗(yàn)內(nèi)容2中的舉重比賽裁判合格信號(hào)邏輯電路的方法步驟。 輸入 輸出 A B C 加法M=0 減法M=1 S Co S Co 0 0 0 0 0 0 0 0 0 1 1 0 1 1 0 1 0 1 0 1 1 0 1 1 0 1 0 1 1 0 0 1 0 1 0 1 0 1 0 1 0 0 1 1 0 0 1 0 0 1 1 1 1 1 1 1 暨南大學(xué)本科實(shí)驗(yàn)報(bào)告專(zhuān)用紙(附頁(yè)) ii. 采用動(dòng)態(tài)測(cè)試方法測(cè)調(diào)試設(shè)計(jì)電路 測(cè)試要求： 輸入信號(hào)和控制信號(hào)均由DS-4 型 數(shù)字系統(tǒng)綜合實(shí)驗(yàn)平臺(tái)可編輯數(shù)字波形發(fā)生器提供（可編輯數(shù)字波形發(fā)生器使用方法參考其使用說(shuō)明）。思考：是否能直接利用可編輯數(shù)字波形發(fā)生器中固化好的BCD碼作為本項(xiàng)實(shí)驗(yàn)的輸入信號(hào)？ 全部輸入信號(hào)和輸出信號(hào)由數(shù)字信號(hào)顯示儀波形測(cè)試，并記錄波形，分析是否滿(mǎn)足設(shè)計(jì)要求。 答：由于實(shí)驗(yàn)室的PC機(jī)壞了，無(wú)法同時(shí)查看輸入與輸出波形。所以采用了示波器并對(duì)單個(gè)波形進(jìn)行分別測(cè)試。這樣造成各個(gè)波形沒(méi)有參照，這里只貼出兩個(gè)輸出波形。 Si： Ci： 四． 回答問(wèn)題和實(shí)驗(yàn)小結(jié) 1. 通過(guò)實(shí)驗(yàn)?zāi)銓W(xué)會(huì)了用哪幾種實(shí)驗(yàn)方法分析邏輯電路邏輯功能？具體解釋說(shuō)明其實(shí)驗(yàn)方法。 答：兩種方法。 靜態(tài)測(cè)試方法：給定數(shù)字電路若干組靜態(tài)輸入值，測(cè)定數(shù)字電路的輸出值是否正確。數(shù)字電路狀態(tài)測(cè)試的過(guò)程是在數(shù)字電路設(shè)計(jì)好后， 暨南大學(xué)本科實(shí)驗(yàn)報(bào)告專(zhuān)用紙(附頁(yè)) 將其安裝連接成完整的線(xiàn)路，把線(xiàn)路的輸入接到邏輯電平開(kāi)關(guān)上，線(xiàn)路的輸出接到電平指示燈（LED）或用萬(wàn)用表測(cè)量進(jìn)行電平測(cè)試,按功能表或狀態(tài)表的要求，改變輸入狀態(tài)，觀(guān)察輸入和輸出之間的關(guān)系是否符合設(shè)計(jì)要求。 動(dòng)態(tài)測(cè)試方法：在靜態(tài)測(cè)試的基礎(chǔ)上，按設(shè)計(jì)要求在輸入端加動(dòng)態(tài)脈沖信號(hào)，輸入輸出信號(hào)連接到示波器上觀(guān)察輸出端波形是否符合設(shè)計(jì)要求。 2. 實(shí)驗(yàn)過(guò)程遇到的問(wèn)題、現(xiàn)象及是否解決？怎樣解決？ 答：在進(jìn)行第二個(gè)實(shí)驗(yàn)時(shí)，無(wú)法得出正確的實(shí)驗(yàn)結(jié)果，最后通過(guò)萬(wàn)用表測(cè)試每根接線(xiàn)的電壓，找出有一根線(xiàn)壞了，更換接線(xiàn)后解決了問(wèn)題。 3. 實(shí)驗(yàn)小結(jié) 通過(guò)這一個(gè)實(shí)驗(yàn)，我比較好的地熟悉了幾種比較典型的邏輯電路設(shè)計(jì)。但是第三個(gè)實(shí)驗(yàn)在設(shè)計(jì)時(shí)花了不少時(shí)間。一是不知道全減器如何實(shí)現(xiàn)，于是上網(wǎng)找了其布爾代數(shù)表達(dá)式，最后通過(guò)卡諾圖化簡(jiǎn)得出最終的電路設(shè)計(jì)。