《《電工電子技術(shù)》觸發(fā)器和時(shí)序邏輯電路.ppt》由會(huì)員分享，可在線閱讀，更多相關(guān)《《電工電子技術(shù)》觸發(fā)器和時(shí)序邏輯電路.ppt（68頁(yè)珍藏版）》請(qǐng)?jiān)谘b配圖網(wǎng)上搜索。

第10章觸發(fā)器和時(shí)序邏輯電路 10 2計(jì)數(shù)器 10 3寄存器 10 1觸發(fā)器 10 4脈沖信號(hào)的產(chǎn)生與波形變換 第二篇 學(xué)習(xí)目的與要求 了解和熟記觸發(fā)器和門電路的基本區(qū)別 理解和牢記各類觸發(fā)器的功能及其觸發(fā)方式 掌握時(shí)序邏輯電路的分析方法 理解時(shí)序邏輯電路的設(shè)計(jì)思路及學(xué)會(huì)簡(jiǎn)單的同步時(shí)序邏輯電路的設(shè)計(jì)方法 理解計(jì)數(shù)器 寄存器的概念和功能分析 學(xué)習(xí)利用數(shù)字電路實(shí)驗(yàn)臺(tái)進(jìn)行寄存器 計(jì)數(shù)器實(shí)驗(yàn)的步驟和方法 第2頁(yè) 根據(jù)上述觸發(fā)器的特征可知 觸發(fā)器可以記憶1位二值信號(hào) 根據(jù)邏輯功能的不同 觸發(fā)器可以分為基本的RS觸發(fā)器 時(shí)鐘控制的RS觸發(fā)器 JK觸發(fā)器 D觸發(fā)器 T和T 觸發(fā)器 按照觸發(fā)方式的不同 又可分為電位觸發(fā)器和邊沿觸發(fā)器 10 1觸發(fā)器 觸發(fā)器是最簡(jiǎn)單 最基本的時(shí)序邏輯電路 常用的時(shí)序邏輯電路寄存器 計(jì)數(shù)器等 通常都是由各類觸發(fā)器構(gòu)成的 觸發(fā)器有兩個(gè)穩(wěn)定的狀態(tài) 0 狀態(tài)和 1 狀態(tài) 不同的輸入情況下 它可以被置成0狀態(tài)或1狀態(tài) 當(dāng)輸入信號(hào)消失后 所置成的狀態(tài)能夠保持不變 第2頁(yè) 由兩個(gè)與非門構(gòu)成的基本RS觸發(fā)器 10 1 1 RS觸發(fā)器 1 基本RS觸發(fā)器 一對(duì)具有互非關(guān)系的輸出端 其中Q的狀態(tài)稱為觸發(fā)器的狀態(tài) 一對(duì)輸入端子均為低電或有效 第2頁(yè) 基本RS觸發(fā)器的工作原理 基本RS觸發(fā)器的次態(tài)真值表 第2頁(yè) 基本RS觸發(fā)器的波形圖 反映觸發(fā)器輸入信號(hào)取值和狀態(tài)之間對(duì)應(yīng)關(guān)系的圖形稱為波形圖 置0 置1 置1 禁止 保持 置1 置1 保持不定 第2頁(yè) 2 同步RS觸發(fā)器 CP 1時(shí) 觸發(fā)器輸出狀態(tài)由R和S及Qn決定 第2頁(yè) 鐘控RS觸發(fā)器功能真值表 第2頁(yè) 主要特點(diǎn) 1 時(shí)鐘電平控制 在CP 1期間接收輸入信號(hào) CP 0時(shí)狀態(tài)保持不變 與基本RS觸發(fā)器相比 對(duì)觸發(fā)器狀態(tài)的轉(zhuǎn)變?cè)黾恿藭r(shí)間控制 2 R S之間有約束 不能允許出現(xiàn)R和S同時(shí)為1的情況 否則會(huì)使觸發(fā)器處于不確定的狀態(tài) 不變 不變 不變 不變 不變 不變 置1 置0 置1 置0 保持 波形圖 第2頁(yè) 鐘控RS觸發(fā)器的特征方程 約束條件 S R 0 鐘控RS觸發(fā)器的狀態(tài)轉(zhuǎn)換圖 S 1 R 0 S R 0 0 顯然 觸發(fā)器的狀態(tài)轉(zhuǎn)換圖也可反映觸發(fā)器輸出狀態(tài)隨輸入及輸出的現(xiàn)態(tài)而變化的情況 因此 描述觸發(fā)器狀態(tài)變化的方法有四種 邏輯表達(dá)式 真值表 時(shí)序波形圖及狀態(tài)轉(zhuǎn)換圖 1 S 0 R 1 S 0R RS取值表示輸入變量的現(xiàn)態(tài) 0或1表示輸出變量的狀態(tài) 箭頭表征了輸出變量的轉(zhuǎn)換情況 第2頁(yè) 基本RS觸發(fā)器和鐘控的RS觸發(fā)器都是采用的電位觸發(fā)方式 電位觸發(fā)方式的鐘控RS觸發(fā)器有一個(gè)顯著的毛病 存在 空翻 現(xiàn)象 所謂空翻 就是指 在CP 1期間 若輸入RS的狀態(tài)發(fā)生多次變化 輸出Q將隨著發(fā)生多次變化 10 1 2JK觸發(fā)器 當(dāng)觸發(fā)器出現(xiàn)空翻現(xiàn)象時(shí) 一般就無(wú)法確切地判斷觸發(fā)器的狀態(tài)了 由此造成觸發(fā)器的使用受到限制 為確保數(shù)字系統(tǒng)的可靠工作 要求觸發(fā)器在一個(gè)CP脈沖期間至多翻轉(zhuǎn)一次 即不允許空翻現(xiàn)象的出現(xiàn) 為此 人們研制出了能夠抑制空翻現(xiàn)象的主從式觸發(fā)器 邊沿觸發(fā)方式的JK觸發(fā)器和D觸發(fā)器等 本節(jié)向大家介紹的JK觸發(fā)器是功能完善 使用靈活和通用性較強(qiáng)的一種觸發(fā)器 常用型號(hào)有74LS112 CC4027和74LS276等 第2頁(yè) 0 1 JK觸發(fā)器的工作原理 第2頁(yè) 0 1 第2頁(yè) 邏輯功能分析 保持功能 第2頁(yè) 置0功能 第2頁(yè) 置1功能 第2頁(yè) 翻轉(zhuǎn)功能 第2頁(yè) 功能表 波形圖 置1 置0 翻轉(zhuǎn) 保持 第2頁(yè) JK觸發(fā)器的次態(tài)方程式 集成JK觸發(fā)器74LS112的引腳排列圖 第2頁(yè) 10 1 3D觸發(fā)器 在雙穩(wěn)態(tài)觸發(fā)器中 除了RS觸發(fā)器和JK觸發(fā)器外 根據(jù)電路結(jié)構(gòu)和工作原理的不同 還有眾多具有不同邏輯功能的觸發(fā)器 根據(jù)實(shí)際需要 可將某種邏輯功能的觸發(fā)器經(jīng)過(guò)改接或附加一些門電路后 轉(zhuǎn)換為另一種邏輯功能的觸發(fā)器 D觸發(fā)器就是這樣得到的 觸發(fā)器之間邏輯功能的轉(zhuǎn)換 第2頁(yè) 管腳排列圖 D觸發(fā)器的次態(tài)方程式 D觸發(fā)器的狀態(tài)轉(zhuǎn)換圖 D 1 D 1 0 1 D 0 D 0 第2頁(yè) 10 1 4T觸發(fā)器 T觸發(fā)器具有保持和翻轉(zhuǎn)兩種功能 如果讓T觸發(fā)器的輸入恒為1 則T觸發(fā)器就成為T 觸發(fā)器 顯然 T 觸發(fā)器只具有翻轉(zhuǎn)一種功能 第2頁(yè) 檢驗(yàn)學(xué)習(xí)結(jié)果 答案在書(shū)中找 第2頁(yè) 10 2計(jì)數(shù)器 能夠記憶輸入脈沖個(gè)數(shù)的電路稱為計(jì)數(shù)器 計(jì)數(shù)器是時(shí)序邏輯電路中的具體應(yīng)用 計(jì)數(shù)器 同步計(jì)數(shù)器 異步計(jì)數(shù)器 二進(jìn)制計(jì)數(shù)器 N進(jìn)制計(jì)數(shù)器 十進(jìn)制計(jì)數(shù)器 加法計(jì)數(shù)器 減法計(jì)數(shù)器 可逆計(jì)數(shù)器 加法計(jì)數(shù)器 減法計(jì)數(shù)器 可逆計(jì)數(shù)器 二進(jìn)制計(jì)數(shù)器 N進(jìn)制計(jì)數(shù)器 十進(jìn)制計(jì)數(shù)器 第2頁(yè) 10 2 1二進(jìn)制計(jì)數(shù)器 3位異步二進(jìn)制加法計(jì)數(shù)器 由于3個(gè)觸發(fā)器都接成了T 觸發(fā)器 所以最低位觸發(fā)器F0每來(lái)一個(gè)時(shí)鐘脈沖的下降沿 即CP由1變0 時(shí)翻轉(zhuǎn)一次 而其他兩個(gè)觸發(fā)器都是在其相鄰低位觸發(fā)器的輸出端Q由1變0時(shí)翻轉(zhuǎn) 即F1在Q0由1變0時(shí)翻轉(zhuǎn) F2在Q1由1變0時(shí)翻轉(zhuǎn) 第2頁(yè) 三位二進(jìn)制異步加計(jì)數(shù)器的波形圖 F0每輸入一個(gè)時(shí)鐘脈沖翻轉(zhuǎn)一次 F1在Q0由1變0時(shí)翻轉(zhuǎn) F2在Q1由1變0時(shí)翻轉(zhuǎn) 實(shí)現(xiàn)了二分頻 實(shí)現(xiàn)了四分頻 實(shí)現(xiàn)了八分頻 第2頁(yè) 從狀態(tài)表或波形圖可以看出 從狀態(tài)000開(kāi)始 每來(lái)一個(gè)計(jì)數(shù)脈沖 計(jì)數(shù)器中的數(shù)值便加1 輸入8個(gè)計(jì)數(shù)脈沖時(shí) 就計(jì)滿歸零 所以作為整體 該電路也可稱為八進(jìn)制計(jì)數(shù)器 由于這種結(jié)構(gòu)計(jì)數(shù)器的時(shí)鐘脈沖不是同時(shí)加到各觸發(fā)器的時(shí)鐘端 而只加至最低位觸發(fā)器 其他各位觸發(fā)器則由相鄰低位觸發(fā)器的輸出Q來(lái)觸發(fā)翻轉(zhuǎn) 即用低位輸出推動(dòng)相鄰高位觸發(fā)器 3個(gè)觸發(fā)器的狀態(tài)只能依次翻轉(zhuǎn) 并不同步 這種結(jié)構(gòu)特點(diǎn)的計(jì)數(shù)器稱為異步計(jì)數(shù)器 異步計(jì)數(shù)器結(jié)構(gòu)簡(jiǎn)單 但計(jì)數(shù)速度較慢 狀態(tài)轉(zhuǎn)換真值表 第2頁(yè) 用上升沿觸發(fā)的D觸發(fā)器構(gòu)成的4位異步二進(jìn)制加法計(jì)數(shù)器及其波形圖 F0每輸入一個(gè)時(shí)鐘脈沖翻轉(zhuǎn)一次 F1在Q0由1變0時(shí)翻轉(zhuǎn) F2在Q1由1變0時(shí)翻轉(zhuǎn) F3在Q2由1變0時(shí)翻轉(zhuǎn) 第2頁(yè) 3位異步二進(jìn)制減法計(jì)數(shù)器 F0每輸入一個(gè)時(shí)鐘脈沖翻轉(zhuǎn)一次 F1在Q0由1變0時(shí)翻轉(zhuǎn) F2在Q1由1變0時(shí)翻轉(zhuǎn) 第2頁(yè) 3個(gè)JK觸發(fā)器都接成T觸發(fā)器 可構(gòu)成一個(gè)同步二進(jìn)制計(jì)數(shù)器 F0每輸入一個(gè)時(shí)鐘脈沖翻轉(zhuǎn)一次 F1在Q0 1時(shí) 在下一個(gè)CP觸發(fā)沿到來(lái)時(shí)翻轉(zhuǎn) F2在Q0 Q1 1時(shí) 在下一個(gè)CP觸發(fā)沿到來(lái)時(shí)翻轉(zhuǎn) 第2頁(yè) 10 2 2十進(jìn)制計(jì)數(shù)器 選用4個(gè)CP下降沿觸發(fā)的JK觸發(fā)器F0 F1 F2 F3 F0 每來(lái)一個(gè)CP計(jì)數(shù)脈沖翻轉(zhuǎn)一次 F2 在Q0和Q1都為1時(shí) 再來(lái)一個(gè)計(jì)數(shù)脈沖才翻轉(zhuǎn) F3 在Q0 Q1和Q2都為1時(shí) 再來(lái)一個(gè)CP計(jì)數(shù)脈沖才翻轉(zhuǎn) 但在第10個(gè)脈沖到來(lái)時(shí)Q3應(yīng)由1變?yōu)? F1 在Q0為1時(shí) 再來(lái)一個(gè)CP計(jì)數(shù)脈沖才翻轉(zhuǎn) 但在Q3為1時(shí)不得翻轉(zhuǎn) 第2頁(yè) 驅(qū)動(dòng)方程 第2頁(yè) 2 異步十進(jìn)制加法計(jì)數(shù)器 第2頁(yè) 1 由觸發(fā)器構(gòu)成N進(jìn)制計(jì)數(shù)器 由觸發(fā)器組成的N進(jìn)制計(jì)數(shù)器的一般分析方法是 對(duì)于同步計(jì)數(shù)器 由于計(jì)數(shù)脈沖同時(shí)接到每個(gè)觸發(fā)器的時(shí)鐘輸入端 因而觸發(fā)器的狀態(tài)是否翻轉(zhuǎn)只需由其驅(qū)動(dòng)方程判斷 而異步計(jì)數(shù)器中各觸發(fā)器的觸發(fā)脈沖不盡相同 所以觸發(fā)器的狀態(tài)是否翻轉(zhuǎn)除了考慮其驅(qū)動(dòng)方程外 還必須考慮其時(shí)鐘輸入端的觸發(fā)脈沖是否出現(xiàn) 第2頁(yè) 例 分析圖示計(jì)數(shù)器為幾進(jìn)制計(jì)數(shù)器 第2頁(yè) 列狀態(tài)表的過(guò)程如下 首先假設(shè)計(jì)數(shù)器的初始狀態(tài) 如000 并依此根據(jù)驅(qū)動(dòng)方程確定J K的值 然后根據(jù)J K的值確定在CP計(jì)數(shù)脈沖觸發(fā)下各觸發(fā)器的狀態(tài) 在第1個(gè)CP計(jì)數(shù)脈沖觸發(fā)下各觸發(fā)器的狀態(tài)為001 按照上述步驟反復(fù)判斷 直到第5個(gè)CP計(jì)數(shù)脈沖時(shí)計(jì)數(shù)器的狀態(tài)又回到初始狀態(tài)000 即每來(lái)5個(gè)計(jì)數(shù)脈沖計(jì)數(shù)器狀態(tài)重復(fù)一次 所以該計(jì)數(shù)器為五進(jìn)制計(jì)數(shù)器 第2頁(yè) 4位集成同步二進(jìn)制加法計(jì)數(shù)器74LS161 第2頁(yè) 用集成計(jì)數(shù)器構(gòu)成N進(jìn)制計(jì)數(shù)器的方法 利用清零端或置數(shù)端 讓電路跳過(guò)某些狀態(tài)來(lái)獲得N進(jìn)制計(jì)數(shù)器 用74LS161構(gòu)成十二進(jìn)制計(jì)數(shù)器 將狀態(tài)1100反饋到清零端歸零 將狀態(tài)1011反饋到清零端歸零 第2頁(yè) 用異步歸零構(gòu)成十二進(jìn)制計(jì)數(shù)器 存在一個(gè)極短暫的過(guò)渡狀態(tài)1100 十二進(jìn)制計(jì)數(shù)器從狀態(tài)0000開(kāi)始計(jì)數(shù) 計(jì)到狀態(tài)1011時(shí) 再來(lái)一個(gè)CP計(jì)數(shù)脈沖 電路應(yīng)該立即歸零 然而用異步歸零法所得到的十二進(jìn)制計(jì)數(shù)器 不是立即歸零 而是先轉(zhuǎn)換到狀態(tài)1100 借助1100的譯碼使電路歸零 隨后變?yōu)槌跏紶顟B(tài)0000 第2頁(yè) 高位片計(jì)數(shù)到3 0011 時(shí) 低位片所計(jì)數(shù)為16 3 48 之后低位片繼續(xù)計(jì)數(shù)到12 1100 與非門輸出0 將兩片計(jì)數(shù)器同時(shí)清零 16 16 256 用74LS161構(gòu)成256進(jìn)制和60進(jìn)制計(jì)數(shù)器 第2頁(yè) 用74LS161構(gòu)成8421碼60進(jìn)制和24進(jìn)制計(jì)數(shù)器 第2頁(yè) 集成異步十進(jìn)制計(jì)數(shù)器74LS90 引腳排列圖 74LS90真值表 第2頁(yè) 異步計(jì)數(shù)器一般沒(méi)有專門的進(jìn)位信號(hào)輸出端 通?？梢杂帽炯?jí)的高位輸出信號(hào)驅(qū)動(dòng)下一級(jí)計(jì)數(shù)器計(jì)數(shù) 即采用串行進(jìn)位方式來(lái)擴(kuò)展容量 100進(jìn)制計(jì)數(shù)器 用74LS161構(gòu)成N進(jìn)制計(jì)數(shù)器 第2頁(yè) 60進(jìn)制計(jì)數(shù)器 64進(jìn)制計(jì)數(shù)器 第2頁(yè) 檢驗(yàn)學(xué)習(xí)結(jié)果 答案在書(shū)中找 第2頁(yè) 10 3寄存器 在數(shù)字電路中 用來(lái)存放二進(jìn)制數(shù)據(jù)或代碼的電路稱為寄存器 寄存器是由具有存儲(chǔ)功能的觸發(fā)器組合起來(lái)構(gòu)成的 一個(gè)觸發(fā)器可以存儲(chǔ)1位二進(jìn)制代碼 存放n位二進(jìn)制代碼的寄存器 需用n個(gè)觸發(fā)器來(lái)構(gòu)成 按照功能的不同 可將寄存器分為數(shù)碼寄存器和移位寄存器兩大類 數(shù)碼寄存器只能并行送入數(shù)據(jù) 需要時(shí)也只能并行輸出 移位寄存器中的數(shù)據(jù)可以在移位脈沖作用下依次逐位右移或左移 數(shù)據(jù)既可以并行輸入 并行輸出 也可以串行輸入 串行輸出 還可以并行輸入 串行輸出 串行輸入 并行輸出 十分靈活 用途也很廣 第2頁(yè) 10 3 1寄存器 即 無(wú)論寄存器中原來(lái)的內(nèi)容是什么 只要送數(shù)控制時(shí)鐘脈沖CP上升沿到來(lái) 加在并行數(shù)據(jù)輸入端的數(shù)據(jù)D3 D0 就立即被送入進(jìn)寄存器中 有 異步復(fù)位端為低電平時(shí) 寄存器清零 高電平時(shí) 無(wú)CP脈沖到來(lái)寄存器保持原態(tài) CP上升沿到來(lái)后置數(shù) 第2頁(yè) 構(gòu)成寄存器的常用芯片有74LS77 四位雙穩(wěn)鎖存器 74LS100 八位雙穩(wěn)鎖存器 74LS174 六位寄存器 等 其中鎖存器屬于電平觸發(fā) 在送數(shù)狀態(tài)下 輸入端送入的數(shù)據(jù)電位不能變化 否則將發(fā)生 空翻 下圖是74LS174管腳引線功能圖 芯片內(nèi)六個(gè)觸發(fā)器共用一個(gè)時(shí)鐘脈沖CP 上升邊沿觸發(fā) 和一個(gè)異步清零脈沖 低電平清零 第2頁(yè) 在存數(shù)操作之前 先將各個(gè)觸發(fā)器清零 當(dāng)出現(xiàn)第1個(gè)移位脈沖CP時(shí) 待存數(shù)碼的最高位和4個(gè)觸發(fā)器的數(shù)碼同時(shí)右移1位 即待存數(shù)碼的最高位存入Q3 而寄存器原來(lái)所存數(shù)碼的最高位從Q0輸出 出現(xiàn)第2個(gè)移位脈沖時(shí) 待存數(shù)碼的次高位和寄存器中的4位數(shù)碼又同時(shí)右移1位 依此類推 在4個(gè)移位脈沖作用下 寄存器中的4位數(shù)碼同時(shí)右移4次 待存的4位數(shù)碼便可存入寄存器 10 3 2移位寄存器 并行輸出 第2頁(yè) 第2頁(yè) 4位左移移位寄存器 并行輸出 第2頁(yè) 集成雙向移位寄存器74LS194 第2頁(yè) 10 3 3移位寄存器的應(yīng)用 移位寄存器除了用作接口 延時(shí)外 還可以用作計(jì)數(shù)和偽隨機(jī)信號(hào)發(fā)生器 1 構(gòu)成環(huán)形計(jì)數(shù)器 將移位寄存器的串行輸出端和串行輸入端連在一起 就構(gòu)成了環(huán)形計(jì)數(shù)器 第2頁(yè) 波形圖 由74LS194構(gòu)成的能自啟動(dòng)的4位環(huán)形計(jì)數(shù)器 第2頁(yè) 2 構(gòu)成扭環(huán)環(huán)形計(jì)數(shù)器 用移位寄存器構(gòu)成扭環(huán)環(huán)形計(jì)數(shù)器的結(jié)構(gòu)特點(diǎn)是 將輸出觸發(fā)器的反向輸出端與數(shù)據(jù)輸入端相連接 第2頁(yè) 3 偽隨機(jī)序列發(fā)生器 m序列發(fā)生器 偽隨機(jī)序列發(fā)生器也屬于計(jì)數(shù)器的一種類型 其輸出狀態(tài)組合除全0狀態(tài)外 其它狀態(tài)均在輸出中出現(xiàn) 因其輸出狀態(tài)出現(xiàn)的順序在統(tǒng)計(jì)上十分近似于隨機(jī)白噪聲 故稱為偽隨機(jī)序列發(fā)生器 電路的構(gòu)成主要是反饋邏輯電路的確定 通常采用異或門 反饋電路輸入信號(hào)的選擇根據(jù)移位寄存器的位數(shù)決定 輸出相同時(shí)偽隨機(jī)序列的反饋電路不是唯一的 下圖所示是一個(gè)四位偽隨機(jī)序列發(fā)生器 當(dāng)偽隨機(jī)序列發(fā)生器的狀態(tài)為全0狀態(tài)時(shí) 輸出全0序列 所以無(wú)法實(shí)現(xiàn)自啟動(dòng) 若要實(shí)現(xiàn)自啟動(dòng) 可以將各觸發(fā)器的端的信號(hào)相 與 后 再和原反饋信號(hào)相 或 送入串行輸入端 第2頁(yè) 檢驗(yàn)學(xué)習(xí)結(jié)果 看書(shū)復(fù)習(xí)做題 第2頁(yè) 10 4 1555定時(shí)器電路及其功能 低電平觸發(fā)端 高電平觸發(fā)端 電壓控制端 復(fù)位端低電平有效 放電端 4 5 16V 10 4脈沖信號(hào)的產(chǎn)生及波形變換 輸出緩沖器 N溝道CMOS放電開(kāi)關(guān)管 RS觸發(fā)器 電壓比較器 電路組成 第2頁(yè) 0 0 1 飽和導(dǎo)通 第2頁(yè) 2UDD 3 UDD 3 1 1 0 飽和導(dǎo)通 1 0 第2頁(yè) 2UDD 3 UDD 3 1 0 0 0 飽和導(dǎo)通 第2頁(yè) 2UDD 3 UDD 3 1 1 1 截止 0 1 第2頁(yè) 10 4 2555定時(shí)器應(yīng)用舉例 ui由0增大 在未到達(dá)2UDD 3之前 uo 1的狀態(tài)不會(huì)改變 施密特觸發(fā)器 第2頁(yè) 第2頁(yè) 第2頁(yè) 施密特觸發(fā)器的特點(diǎn) 電壓傳輸具有回差特性 施密特觸發(fā)器利用其輸入信號(hào)達(dá)到某一特定的閾值時(shí) 輸出電平會(huì)發(fā)生躍變的特點(diǎn) 對(duì)電路中輸入的電信號(hào)可以進(jìn)行波形整形 幅度鑒別及波形變換等 第2頁(yè) 施密特觸發(fā)器的功能 第2頁(yè) 檢驗(yàn)學(xué)習(xí)結(jié)果 多看多練多做 第2頁(yè)