《eda課程設計自動售貨機的設計.doc》由會員分享，可在線閱讀，更多相關《eda課程設計自動售貨機的設計.doc（15頁珍藏版）》請在裝配圖網上搜索。

電子信息科學與技術 專業(yè)課程設計任務書 學生姓名 專業(yè)班級 學號 題 目 自動售貨機的設計 課題性質 工程設計 課題來源 自擬課題 指導教師 同組姓名 主要內容 設計制作一個自動售貨機，該自動售貨機能完成貨物信息存儲、進程控制、硬幣處理、余額計算、顯示等功能。自動售貨機可以售2種貨物，每種貨物的數(shù)量和單價在初始化時設入，在存儲器中存儲。用戶可以用硬幣進行購物，按鍵進行選擇。系統(tǒng)根據用戶輸入的貨幣，判斷錢幣是否夠，錢幣足夠則根據顧客要求自動售貨；錢幣不夠則給出提示并退出。系統(tǒng)自動地計算出應找錢幣余額、庫存數(shù)量并顯示。（提示：錢數(shù)以5角為單位。） 任務要求 ①根據設計題目要求編寫相應程序代碼 ②對編寫的VHDL程序代碼進行編譯和仿真 ③總結設計內容，完成課程設計說明書 參考文獻 [1]　焦素敏.EDA課程設計指導書.鄭州：河南工業(yè)大學，2008 [2]　潘松,黃繼業(yè).EDA技術實用教程.北京：科學出版社，2002 [3]　王國棟,潘松等.VHDL實用教程.成都：電子科技大學出版社，2000 [4] 張亦華,延明.數(shù)字電路EDA入門.北京：電子工業(yè)出版社，2003 [5] http://www.ele-diy.com/ 中國電子制作網 網站 審查意見 指導教師簽字 教研室主任簽字 2012年 2月 20日 一． 設計說明 根據要求可自動出售兩種貨物，本文設計的自動售貨機可銷售cola 和 pepsi兩種飲料：售貨機可識別1元和0.5元的兩種貨幣，在一次購買過程中，可購買一個或多個商品，系統(tǒng)會自動計算所需錢數(shù)和找零的錢數(shù)并自動找零。另外有3個發(fā)光二極管、6個LCD數(shù)碼管：兩個用來顯示所需金額，兩個用來顯示已付金額，兩個用來顯示找零數(shù)。 1.1.1 流程說明 本文設計的自動售貨機當通電時，表示一次銷售的開始。顧客選擇一種商品或多種商品后就進入投幣狀態(tài)。若不投幣，則自動返回初始狀態(tài)。投幣后，系統(tǒng)自動計算所投錢數(shù)。若投幣夠，則出貨并找零。若投幣不夠，如果顧客沒有繼續(xù)投幣，則退幣并回到初始狀態(tài)。本系統(tǒng)的投幣銷售流程圖如圖所示： 退幣清零 結 束 出貨找零 繼續(xù)投幣 綜合〉物價 計算金額 投幣 選 擇 開始 1.1.2各模塊說明 本文設計的自動售貨機總體分三個模塊：總控模塊，二進制譯碼模塊、BCD碼譯碼模塊。 總控模塊：總控模塊是本系統(tǒng)最重要的模塊，該模塊大體有5個輸入端口和6個輸出端口。其輸入端口包括clk、coin1（投入一元貨幣）、coin5（投入0.5元貨幣）、cola（選擇cola）、pepsi(選擇pepsi)，輸出端口有paid（已投入多少錢）、needed（還需多少錢）moneyout（找零）、success（燈亮表示交易成功）、failure（燈亮表示交易失敗）、showmoneyout（燈亮表示正在找零）。該模塊實現(xiàn)了本系統(tǒng)最重要的交易過程，包括選擇商品、投入貨幣，計算剩余金額，找零出貨等。 二進制譯碼模塊：該模塊有一個輸入端口和兩個輸出端口。輸入端口是一個8位的二進制數(shù)輸出端口bcd0、bcd1是兩個4位的BCD碼。該模塊的主要的功能是實現(xiàn)將主控模塊輸出的二進制數(shù)（paid、needed、moneyout）轉換成BCD碼，以便輸出到七段數(shù)碼管上顯示出來。該模塊的原理是將一個8位的二進制轉換成2個4位的BCD碼，分為高四位和低四位。 BCD碼譯碼模塊：該模塊有一個輸入端口和一個輸出端口 1.1.3 程序設計 主控模塊完整程序如下： Library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity shouhuoji is port(clk: in std_logic; coin1:in std_logic; coin5:in std_logic; cola:in std_logic; pepsi:in std_logic; paid:out std_logic_vector(7 downto 0); needed:out std_logic_vector(7 downto 0); success:out std_logic; failure:out std_logic; showmoneyout:out std_logic; moneyout:out std_logic_vector(7 downto 0)); end shouhuoji; architecture behav of shouhuoji is type state_type is (qa,qb,qe,qc,qg,qd,qf);--定義七個狀態(tài) signal current_state :state_type:=qa; signal q:integer range 0 to 100; begin process(clk) variable paidtemp:std_logic_vector(7 downto 0);--定義變量 variable neededtemp:std_logic_vector(7 downto 0); variable backmoney:std_logic_vector(7 downto 0); variable pricetemp:std_logic_vector(7 downto 0); begin if clkevent and clk=1 then case current_state is when qa=>paidtemp:="00000000";neededtemp:="00000000"; backmoney:="00000000";pricetemp:="00000000";q<=0; showmoneyout<=0;moneyout<="00000000";paid<="00000000"; needed<="00000000";failure<=0;success<=0; if cola=1 or pepsi=1 then current_state<=qb; if cola=1 then pricetemp:=pricetemp+"00001111"; neededtemp:=pricetemp; Else pricetemp:=pricetemp+"00010100"; neededtemp:=pricetemp; end if; end if; paid<=paidtemp; needed<=neededtemp; when qb=>if coin1=1 or coin5=1 then if coin1=1then paidtemp:=paidtemp+"00001010"; else paidtemp:=paidtemp+"00000101"; end if; if paidtemp>=pricetemp then backmoney:=paidtemp-pricetemp; neededtemp:="00000000";current_state<=qd; else neededtemp:=pricetemp-paidtemp;backmoney:="00000000"; current_state<=qc;q<=0; end if; paid<=paidtemp; needed<=neededtemp; end if; if q<8 then q<=q+1; if cola=1 or pepsi=1then q<=0; if cola=1 then pricetemp:=pricetemp+"00001111"; neededtemp:=neededtemp+"00001111"; else pricetemp:=pricetemp+"00010100"; neededtemp:=neededtemp+"00010100"; end if; paid<=paidtemp; needed<=neededtemp; end if; else current_state<=qe;q<=0; end if; when qe=>failure<=1; if q<4 then q<=q+1; else current_state<=qa;q<=0; end if; when qc=>if coin1=1 or coin5=1 then if coin1=1then paidtemp:=paidtemp+"00001010"; else paidtemp:=paidtemp+"00000101"; end if; if paidtemp>=pricetemp then backmoney:=paidtemp-pricetemp; neededtemp:="00000000";current_state<=qd; else neededtemp:=pricetemp-paidtemp;backmoney:="00000000"; current_state<=qc; end if; paid<=paidtemp; needed<=neededtemp; end if; if coin1/=1and coin5/=1 then if q<10 then q<=q+1; else current_state<=qg; end if; else q<=0; end if; when qg=>failure<=1; showmoneyout<=1;moneyout<=paidtemp; current_state<=qf;q<=0; success<=0; when qd=>success<=1; if backmoney>"00000000"then showmoneyout<=1; moneyout<=backmoney; end if; current_state<=qf;q<=0; when qf=>if q<4 then q<=q+1; else current_state<=qa;q<=0; end if; end case; else end if; end process; end behav; BCD譯碼模塊完整程序如下： Library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity code1 is port( b:in std_logic_vector(7 downto 0); bcd0:out std_logic_vector(3 downto 0); bcd1:out std_logic_vector(3 downto 0) ) ; end code1; architecture one of code1 is begin process(b) begin case b is when"00000000"=>bcd0<="0000";bcd1<="0000";--譯碼“0”； when"00000001"=>bcd0<="0001";bcd1<="0000";--譯碼“1”； when"00000010"=>bcd0<="0010";bcd1<="0000";--譯碼“2”； when"00000011"=>bcd0<="0011";bcd1<="0000";--譯碼“3”； when"00000100"=>bcd0<="0100";bcd1<="0000";--譯碼“4”； when"00000101"=>bcd0<="0101";bcd1<="0000";--譯碼“5”； when"00000110"=>bcd0<="0110";bcd1<="0000"; when"00000111"=>bcd0<="0111";bcd1<="0000"; when"00001000"=>bcd0<="1000";bcd1<="0000"; when"00001001"=>bcd0<="1001";bcd1<="0000"; when"00001010"=>bcd0<="0000";bcd1<="0001"; when"00001011"=>bcd0<="0001";bcd1<="0001"; when"00001100"=>bcd0<="0010";bcd1<="0001"; when"00001101"=>bcd0<="0011";bcd1<="0001"; when"00001110"=>bcd0<="0100";bcd1<="0001"; when"00001111"=>bcd0<="0101";bcd1<="0001"; when"00010000"=>bcd0<="0110";bcd1<="0001"; when"00010001"=>bcd0<="0111";bcd1<="0001"; when"00010010"=>bcd0<="1000";bcd1<="0001"; when"00010011"=>bcd0<="1001";bcd1<="0001"; when"00010100"=>bcd0<="0000";bcd1<="0010";譯碼“20” when others=>null; end case; end process; end one; 頂層模塊完整程序如下： library IEEE; use IEEE.STD_LOGIC_1164.ALL; use IEEE.STD_LOGIC_ARITH.ALL; use IEEE.STD_LOGIC_UNSIGNED.ALL; entity top is Port( clk1:in std_logic; C1,C5,P1_5,P2:in std_logic; paid_lcd0,paid_lcd1,needed_lcd0,needed_lcd1,Mout_lcd0,Mout_lcd1:out std_logic_vector(3 downto 0); s,f,showout :out std_logic ); end top; architecture one of top is component shouhuoji port ( clk:in std_logic; coin1:in std_logic; coin5:in std_logic; cola:in std_logic; pepsi:in std_logic; paid:out std_logic_vector(7 downto 0); needed:out std_logic_vector(7 downto 0); success:out std_logic; failure:out std_logic; showmoneyout:out std_logic; moneyout:out std_logic_vector(7 downto 0) ); end component; component code1 port( b:in std_logic_vector( 7 downto 0); bcd0:out std_logic_vector(3 downto 0); bcd1:out std_logic_vector(3 downto 0) ); end component; signal p,n,mo:std_logic_vector( 7 downto 0); --signal s1,s2,s3,s4,s5,s6:std_logic_vector(3 downto 0); begin u0:shouhuoji--各模塊連接 port map(clk=>clk1,coin1=>C1,coin5=>C5,cola=>P1_5,pepsi=>P2, success=>s,failure=>f,showmoneyout=>showout,paid=>p,needed=>n,moneyout=>mo); u1:code1 port map(b=>p,bcd0=>paid_lcd0,bcd1=>paid_lcd1); u2:code1 port map(b=>n,bcd0=>needed_lcd0,bcd1=>needed_lcd1); u3:code1 port map(b=>mo,bcd0=>Mout_lcd0,bcd1=>Mout_lcd1); end one; 1.1.4各模塊的連接 各模塊的連接如圖所示： 售貨機主控系統(tǒng)和譯碼器模塊圖 售貨機頂層模塊 2、1 主控模塊的仿真 上圖表示顧客選擇了pepsi飲料后，且投了2個一元的硬幣。Success為高電平，代表售貨機有飲料售出。且余額為0. 上圖表示顧客選擇了pepsi飲料后，且投1個一元的硬幣和一個0.5元的硬幣。failure為高電平，代表售貨機無飲料售出。且余額為已投的金額，將錢退還給顧客。. 2.BCD碼譯碼的仿真 上圖表示自動售貨機的譯碼系統(tǒng)，上圖表示將8位數(shù)字轉換成４位BCD碼。 3.TOP文件的仿真 上圖表示顧客選擇了pepsi飲料后，且投了2個一元的硬幣。Success為高電平，代表售貨機有飲料售出。且余額為0. 上圖表示顧客選擇了pepsi飲料后，且投1個一元的硬幣和一個0.5元的硬幣。Failure　為高電平，代表售貨機無飲料售出。Shoｗout為退幣指示燈。.Mout_lcd0和Mout_lcd1，顯示退幣的金額。Paided _lcd0 和Paided_lcd1 needed _lcd0 和needed_lcd1 分別顯示已付金額和還需要的金額數(shù)。 3. 下載驗證 在無數(shù)次的調試與修改中，下載驗證能夠實現(xiàn)題目的要求 4. 參考文獻：[1]　焦素敏.EDA課程設計指導書.鄭州：河南工業(yè)大學，2008 [2]　潘松,黃繼業(yè).EDA技術實用教程.北京：科學出版社，2002 [3]　王國棟,潘松等.VHDL實用教程.成都：電子科技大學出版社，2000 [4] 張亦華,延明.數(shù)字電路EDA入門.北京：電子工業(yè)出版社，2003 [5] http://www.ele-diy.com/ 中國電子制作網 網站 5. 心得體會 自動售貨機系統(tǒng)的設計經過一個星期的設計已經全部完成，能按預期的效果進行多次購買、找零出貨、并且在數(shù)碼管上顯示出已投貨幣的金額、還需金額、找零，同時有指示燈提示交易成功、交易失敗、正在找零。在自動售貨機系統(tǒng)的3個模塊中，最主要的是主控模塊，其次的還有二進制譯碼模塊和BCD碼譯碼模塊。各模塊完成后，將它們組合成完整的自動售貨機系統(tǒng)。在設計過程中還需改進的是。本文所用的VHDL語言雖然語法規(guī)則與其他計算機高級語言如C語言在很多方面很類似，但它畢竟是硬件描述語言，其本質作用在于描述硬件，因而會受硬件環(huán)境的限制。因此，為了達到設計的預期效果，在代碼編寫前，應做到對硬件電路心中有數(shù)，不能一味的追求代碼的完美，而應該已實現(xiàn)的硬件電路的性能優(yōu)劣為標準。