ISEDesignSuite14.4新手入門(mén)自制操作手冊(cè)(中文版).ppt
《ISEDesignSuite14.4新手入門(mén)自制操作手冊(cè)(中文版).ppt》由會(huì)員分享，可在線閱讀，更多相關(guān)《ISEDesignSuite14.4新手入門(mén)自制操作手冊(cè)(中文版).ppt（28頁(yè)珍藏版）》請(qǐng)?jiān)谘b配圖網(wǎng)上搜索。
ISEDesignSuite14 4設(shè)計(jì)平臺(tái)使用介紹 1 xilinx版本 ISEDesignSuite14 4設(shè)計(jì)平臺(tái) 2 平臺(tái)起始畫(huà)面 3 建立專(zhuān)案 點(diǎn)File NewProject並為專(zhuān)案命名 4 Simulator選擇 Isim內(nèi)建模擬器 模擬器選擇 5 Preterredlanguage選擇 選擇描述語(yǔ)言 6 ProjectSummary專(zhuān)案概要 7 Test專(zhuān)案建立完成 Test專(zhuān)案建立完成 8 專(zhuān)案下建立Newsource 9 專(zhuān)案下建立Newsource 1 選擇VerilogModule 2 輸入名稱(chēng) 10 定義模組接腳 11 新建source概要 12 NewSource建立完成 13 編寫(xiě)範(fàn)例半加器並存檔 14 ManualCompileOrder選擇性 15 在Verilogmodule直接做模擬 16 在HalfadderModule加入Newsource 17 選擇VerilogTestFicture的Sourcetype 18 選擇Source連結(jié)性 19 VerilogTestFixtureSource概要 20 VerilogTestFixtureSource完成後 21 Implementation Simulation差別 22 Halfadder vtf編寫(xiě)內(nèi)容 23 開(kāi)始做模擬 24 發(fā)現(xiàn)波形不能表達(dá)半加器邏輯 沒(méi)有出現(xiàn)波型 25 修改InputA B變化 25 模擬波形記得ZoomToFull 修改InputA B後波形出現(xiàn)了下載提示(請(qǐng)認(rèn)真閱讀)
- 1.請(qǐng)仔細(xì)閱讀文檔，確保文檔完整性，對(duì)于不預(yù)覽、不比對(duì)內(nèi)容而直接下載帶來(lái)的問(wèn)題本站不予受理。
- 2.下載的文檔，不會(huì)出現(xiàn)我們的網(wǎng)址水印。
- 3、該文檔所得收入（下載+內(nèi)容+預(yù)覽）歸上傳者、原創(chuàng)作者；如果您是本文檔原作者，請(qǐng)點(diǎn)此認(rèn)領(lǐng)！既往收益都?xì)w您。
文檔包含非法信息？點(diǎn)此舉報(bào)后獲取現(xiàn)金獎(jiǎng)勵(lì)！
下載文檔到電腦，查找使用更方便
9.9 積分
| 下載 |
還剩頁(yè)未讀，繼續(xù)閱讀
- 配套講稿：
如PPT文件的首頁(yè)顯示word圖標(biāo)，表示該P(yáng)PT已包含配套word講稿。雙擊word圖標(biāo)可打開(kāi)word文檔。
- 特殊限制：
部分文檔作品中含有的國(guó)旗、國(guó)徽等圖片，僅作為作品整體效果示例展示，禁止商用。設(shè)計(jì)者僅對(duì)作品中獨(dú)創(chuàng)性部分享有著作權(quán)。
- 關(guān) 鍵 詞：
- ISEDesignSuite14 新手入門(mén) 自制 操作手冊(cè) 中文版
裝配圖網(wǎng)所有資源均是用戶(hù)自行上傳分享，僅供網(wǎng)友學(xué)習(xí)交流，未經(jīng)上傳用戶(hù)書(shū)面授權(quán)，請(qǐng)勿作他用。
鏈接地址：http://www.hcyjhs8.com/p-7548590.html